このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。
1.1. リリース情報
1.2. デバイスファミリー・サポート
1.3. 信号
1.4. パラメーター
1.5. レジスター・マップ
1.6. Intel® FPGA IPの使用
1.7. 汎用シリアル・フラッシュ・インターフェイス Intel® FPGA IP リファレンス・デザイン
1.8. 汎用シリアル・フラッシュ・インターフェイス Intel® FPGA IPを使用したフラッシュアクセス
1.9. Nios II HALドライバー
1.10. 汎用シリアルフラッシュインターフェース Intel® FPGA IP ユーザーガイドアーカイブ
1.11. 汎用シリアル・フラッシュ・インターフェイス Intel® FPGA IPユーザーガイドの改訂履歴
1. 汎用シリアル・フラッシュ・インターフェイスのインテル® FPGA IPユーザーガイド
| 更新対象: |
|---|
| インテル® Quartus® Prime デザインスイート 22.1 |
| IPバージョン 20.1.1 |
| この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。 |
汎用シリアル・フラッシュ・インターフェイス Intel® FPGA IP は、Serial Peripheral Interface (SPI) フラッシュ デバイスへのアクセスを提供します。汎用シリアル・フラッシュ・インターフェイス IP は、ASMI Parallel Intel® FPGA IPやASMI Parallel II Intel® FPGA IPに比べてより効率的な代替手段です。汎用シリアル・フラッシュ・インターフェイス Intel® FPGA IPは、 インテル® コンフィグレーション・デバイスとさまざまなベンダーのフラッシュをサポートしています。 インテル® は、新しいデザインには汎用シリアル・フラッシュ・インターフェイス Intel® FPGA IPを使用することを推奨します。
次のデータをフラッシュデバイスに書き込むには汎用シリアル・フラッシュ・インターフェイス Intel® FPGA IPを使用することができます。
- コンフィグレーション・メモリー 1-アクティブシリアル（AS）コンフィグレーション・スキームのコンフィグレーション・データ。
- 汎用メモリー—アプリケーション固有のデータ。
PLLコアは以下の機能をサポートしています。
- Single、 DualまたはQuad IOモード：
- Avalon® メモリー・マップド・スレーブ・インターフェイスを介したフラッシュへの直接アクセス。 Nios® IIなどのプロセッサーがフラッシュからコードを直接実行できるようにします。
- 最大3つのフラッシュデバイスのサポート（ インテル® Arria® 10 デバイス、 インテル® Cyclone® 10 GX デバイス、およびFPGA GPIOピンに接続されているフラッシュを備えたその他のFPGAデバイス）。
- フラッシュ制御およびステータスレジスターにアクセスするためのIP制御レジスター。
- フラッシュ・デバイス・クロックの実行時ボーレート変更を備えたプログラム可能なクロック・ジェネレーター。
- プログラム可能なチップセレクト遅延。
- 高周波で実行する場合は、データキャプチャロジックを読み取ります。
- FPGAアクティブシリアルメモリーインターフェイス（ASMI）は、アクティブシリアル（AS）ピンへのアトム接続をブロックするか、FPGA I/Oピンにエクスポートします。
セクションの内容
リリース情報
デバイスファミリー・サポート
信号
パラメーター
レジスター・マップ
Intel FPGA IPの使用
汎用シリアル・フラッシュ・インターフェイス Intel FPGA IP リファレンス・デザイン
汎用シリアル・フラッシュ・インターフェイス Intel FPGA IPを使用したフラッシュアクセス
Nios II HALドライバー
汎用シリアルフラッシュインターフェース Intel FPGA IP ユーザーガイドアーカイブ
汎用シリアル・フラッシュ・インターフェイス Intel FPGA IPユーザーガイドの改訂履歴
1 コンフィグレーション・メモリーでサポートされているフラッシュデバイスは、EPCQ、EPCQ-A、EPCQ-L、および ミクロン* MT25Q（256Mbから2Gb）デバイスです。