汎用シリアル・フラッシュ・インターフェイスのインテルFPGA IPコアのユーザーガイド

ダウンロード PDF
ID 683419
日付 11/27/2019
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次
ドキュメント目次 x
1. インテル® FPGA IP FPGAコンフィグレーションのユーザー・ガイド
1. インテル® FPGA IP FPGAコンフィグレーションのユーザー・ガイド x
1.1. デバイスファミリー・サポート 1.2. 信号 1.3. パラメーター 1.4. レジスター・マップ 1.5. 汎用シリアル・フラッシュ・インターフェイス IPの使用 1.6. 汎用シリアル・フラッシュ・インターフェイス インテル® FPGA IPコアおよびリファレンス・デザイン 1.7. 汎用シリアル・フラッシュ・インターフェイス インテル® FPGA IPコアを使用したフラッシュアクセス 1.8. 汎用シリアル・フラッシュ・インターフェイス インテル® FPGA IPコアのユーザーガイドのアーカイブ　 1.9. 汎用シリアル・フラッシュ・インターフェイス インテル® FPGA IPコアのユーザーガイドの改訂履歴
1.5. 汎用シリアル・フラッシュ・インターフェイス IPの使用 x
1.5.1. コントロール・ステータス・レジスター動作 1.5.2. メモリー動作
1.6. 汎用シリアル・フラッシュ・インターフェイス インテル® FPGA IPコアおよびリファレンス・デザイン x
1.6.1. ハードウェアおよびソフトウェア要件 1.6.2. 機能の説明 1.6.3. Nios® IIハードウェアシステムの作成 1.6.4. インテル® Quartus® Primeプロジェクトへのモジュールの統合 1.6.5. .sofファイルのプログラミング　 1.6.6. Nios® II Software Build Toolsを使用したアプリケーション・ソフトウェア・システムの構築
1.6.2. 機能の説明 x
1.6.2.1. リファレンス・デザインのコンポーネント 1.6.2.2. リファレンス・デザイン・アプリケーションのプログラム
1.6.6. Nios® II Software Build Toolsを使用したアプリケーション・ソフトウェア・システムの構築 x
1.6.6.1. リファレンス・デザインのインストール
1.7. 汎用シリアル・フラッシュ・インターフェイス インテル® FPGA IPコアを使用したフラッシュアクセス x
1.7.1. 動作コードを必要とするフラッシュ動作　 1.7.2. フラッシュレジスターを読み出すフラッシュ動作 1.7.3. フラッシュレジスターを書き込むフラッシュ動作 1.7.4. アドレスが必要なフラッシュ動作 1.7.5. フラッシュからメモリーを読み取る 1.7.6. プログラムフラッシュ
1. インテル® FPGA IP FPGAコンフィグレーションのユーザー・ガイド

1.6.3. Nios® IIハードウェアシステムの作成

  1. インテル® Quartus® Primeソフトウェアでは、File > New Project Wizardに移動します。
  2. 新しいを作成します インテル® Quartus® Prime新しいディレクトリにあるgeneric_flash_accessというPrimeプロジェクトで、 Cyclone V E 5CEFA7F3117デバイスを選択します。
  3. Tools > Platform Designerを選択し、ファイルをgeneric_flash_access.qsysとして保存します。
  4. クロックソースclk_0をダブルクリックし、クロック周波数を100000000 Hz （100Mhz）に変更します。
  5. clk_0を右クリックし、名前をsys_clkに変更します 。
  6. Nios® IIプロセッサーを追加します。
    1. Processor and Peripherals > Embedded Processors > Nios II Processorに移動し、Addをクリックします。　
    2. FinishをクリックしてNios IIプロセッサーをデザインに追加し、名前をnios2に変更します 。
      注: まだ指定されていないパラメーターに関するメッセージは無視してください。　
  7. 汎用シリアル・フラッシュ・インターフェイス IPを追加します。
    1. Basic Functions > Configuration and Programming > Generic Serial Flash Interface Intel FPGA IPを選択し、Addをクリックします。このコンポーネントの名前をintel_generic_serial_flash_interface_top0に変更します。
    2. デバイス密度を設定します。　
      注: このリファレンス・デザインでは、1024MBのフラッシュデバイス密度を使用しています。　
    3. avl_memとavl_csrにプロセッサーのdata_masterを接続します。そして、このコンポーネントの唯一avl_csrにプロセッサーのinstruction_masterを接続します。
  8. オンチップメモリーを追加します。
    1. Basic Functions > On Chip Memory > On-Chip Memory (RAM or ROM) Intel FPGA IPを選択します。
    2. Total memory sizeを40960 Bytesに設定します。
    3. Finishをクリックし、main_memoryに名前を変更します。
    4. スレーブをプロセッサーのdata_masterおよびinstruction_masterに接続します。
  9. JTAG UARTを追加します。
    1. Interface Protocols > Serial > JTAG UART Intel FPGA IPに移動しAddをクリックします。
    2. Finishをクリックして、名前をjtag_uartに変更します。
    3. そのavalon_jtag_slaveポートは、プロセッサーのdata_masterポートに接続します。
    4. IRQカラムで、 割り込み送信側ポートをAvalon_jtag_slaveポートからプロセッサーの割り込み受信側ポートに接続し、0を入力します。
  10. sys_clkのクロック入力を他のすべてのコンポーネントのクロック入力に接続します。
  11. プラットフォーム・デザイナー システムを生成する前にすべてのNios IIプロセッサーのエラーメッセージを解決します。
    1. Nios IIプロセッサーnios2をダブルクリックします。
    2. Vectorsをクリックし、Reset vector memoryとException vector memoryの両方をmain_memory.s1に変更します。
    3. Systemタブをクリックし、ドロップ・ダウン・メニューのSystemをクリックして、すべてのコンポーネントの自動割り当てのベースアドレスにAssign Base Addressをクリックしてください。
    4. 同じメニューで、Create Global Reset Networkをクリックしてリセット信号を接続し、グローバル・リセット・ネットワークを形成します。　
    図 7. 完成しましたプラットフォーム・デザイナー 接続　
  12. システムを生成します。
    1. ウィンドウの下部にあるGenerate HDLをクリックします。
    2. 完了すると、プラットフォーム・デザイナー はGenerate：Completed successfullyと表示されます。
レベル 2 の表題