AN 910: インテル® Agilex™ 電源供給ネットワークのデザイン・ガイドライン

ID 683393
日付 11/30/2022
Public
ドキュメント目次

1. インテル® Agilex™ 電源供給ネットワークのデザイン・ガイドラインの概要

更新対象:
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。
このアプリケーション・ノートでは、 インテル® Agilex™ デバイスファミリーの電源供給ネットワーク (PDN) のデザイン・ガイドラインに関する情報を提供しています。オンボードの固定デカップリング・コンデンサーおよび最小シミュレーションを含む、 インテル® Agilex™ デバイスファミリーPDNの堅固なデザイン・ガイドラインが提案されています。

以前のFPGAファミリー (例えば、 インテル® Stratix® 10デバイスおよび インテル® Arria® 10デバイス) では、PDNツールは、Early Power Estimator (EPE) からの消費電力データおよびピン接続ガイドラインとともに使用され、ボードレベルのPDNをデザインおよび最適化していました。しかし、 インテル® Agilex™ デバイスファミリーにおいては、PDNツールは使用またはサポートされていません。これは、コア専用の実行不可能なPDNデザインツール (デカップリング・コンデンサー) が実現され、悲観的な結果を得たためです。

このアプリケーション・ノートの情報は、追加のサポートを必要とせずに、PDNデザインを正常に完了するためのガイドラインを提供することを目的としています。