Video and Vision Processing Suite Intel® FPGA IPユーザーガイド

ダウンロード PDF
ID 683329
日付 6/26/2023
Public
ドキュメント目次
ドキュメント目次 x
1. Video and Vision Processing Suiteについて 2. Video and Vision Processing IPのスタートガイド 3. Video and Vision Processing IPの機能の説明 4. Video and Vision Processing IPインターフェイス 5. Video and Vision Processing IPレジスター 6. Video and Vision Processing IPのソフトウェア・プログラミング・モデル 7. Protocol Converter Intel® FPGA IP 8. 3D LUT Intel® FPGA IP 9. AXI-Stream Broadcaster Intel® FPGA IP 10. Bits per Color Sample Adapter Intel FPGA IP 11. Chroma Key Intel® FPGA IP 12. Chroma Resampler Intel® FPGA IP 13. Clipper Intel® FPGA IP 14. Clocked Video Input Intel® FPGA IP 15. Clocked Video to Full-Raster Converter Intel® FPGA IP 16. Clocked Video Output Intel® FPGA IP 17. Color Space Converter Intel® FPGA IP 18. Deinterlacer Intel® FPGA IP 19. FIR Filter Intel® FPGA IP 20. Frame Cleaner Intel® FPGA IP 21. Full-Raster to Clocked Video Converter Intel® FPGA IP 22. Full-Raster to Streaming Converter Intel® FPGA IP 23. Genlock Controller Intel® FPGA IP 24. Generic Crosspoint Intel® FPGA IP 25. Genlock Signal Router Intel® FPGA IP 26. Guard Bands Intel® FPGA IP 27. Interlacer Intel® FPGA IP 28. Mixer Intel® FPGA IP 29. Parallel Converter Intel® FPGA IPのピクセル 30. Scaler Intel® FPGA IP 31. Stream Cleaner Intel® FPGA IP 32. Switch Intel® FPGA IP 33. Tone Mapping Operator Intel® FPGA IP 34. Test Pattern Generator Intel® FPGA IP 35. Video and Vision Monitor Intel FPGA IP 36. Video Frame Buffer Intel® FPGA IP 37. Video Frame Reader Intel FPGA IP 38. Video Frame Writer Intel FPGA IP 39. Video Streaming FIFO Intel® FPGA IP 40. Video Timing Generator Intel® FPGA IP 41. Warp Intel® FPGA IP 42. デザイン・セキュリティー 43. Video and Vision Processing Suiteユーザーガイドの文書改訂履歴
1. Video and Vision Processing Suiteについて x
1.1. Video and Vision Processing IPの機能 1.2. デバイスファミリーのサポート 1.3. Video and Vision Processing IPのリリース情報 1.4. ライトIPと完全IPのバリアント 1.5. ビデオとビジョンの用語集
2. Video and Vision Processing IPのスタートガイド x
2.1. Video and Vision Processing IP評価のタイムアウト動作 2.2. Video and Vision Processing IPの生成 2.3. Video and Vision Processing IPのシミュレーション
3. Video and Vision Processing IPの機能の説明 x
3.1. 補助制御パケット 3.2. レイテンシー 3.3. IPのデバッグ機能 3.4. ストール動作とエラー回復 3.5. Avalonストリーミング・ビデオ・プロトコルとインテルFPGAストリーミング・ビデオ・プロトコルの比較
5. Video and Vision Processing IPレジスター x
5.1. Video and Vision Processing IP制御の例
7. Protocol Converter Intel® FPGA IP x
7.1. Protocol Converter IPについて 7.2. Protocol Converter IPのパラメーター 7.3. Protocol Converter IPの機能の説明 7.4. Protocol Converter IPのインターフェイス 7.5. Protocol Converter IPレジスター 7.6. Protocol Converter IPのソフトウェアAPI
7.1. Protocol Converter IPについて x
7.1.1. Protocol Converter IPのパフォーマンスとリソース
8. 3D LUT Intel® FPGA IP x
8.1. 3D LUT Intel® FPGA IPについて 8.2. 3D LUT IPのパラメーター 8.3. 3D LUT IPブロックの詳細 8.4. 3D LUT IPレジスター 8.5. 3D LUT IPのソフトウェアAPI
8.1. 3D LUT Intel® FPGA IPについて x
8.1.1. 3D LUT IPの機能 8.1.2. 3D LUT IPのパフォーマンスIPおよびリソース情報
8.3. 3D LUT IPブロックの詳細 x
8.3.1. 3D LUT IPのインターフェイス 8.3.2. 3D LUT IPレイテンシー
9. AXI-Stream Broadcaster Intel® FPGA IP x
9.1. AXI-Stream Broadcaster IPについて 9.2. AXI-Stream Broadcaster IPのパラメーター 9.3. AXI-Stream Broadcaster IPのインターフェイス
9.1. AXI-Stream Broadcaster IPについて x
9.1.1. AXI-Stream Broadcaster IPの機能 9.1.2. AXI-Stream Broadcaster IPのパフォーマンスとリソース
10. Bits per Color Sample Adapter Intel FPGA IP x
10.1. Bits per Color Sample Adapter IPについて 10.2. Bits per Color Sample Adapter IPのパラメーター 10.3. Bits per Color Sample Adapter IPのインターフェイス
10.1. Bits per Color Sample Adapter IPについて x
10.1.1. Bits per Color Sample Adapter IPのパフォーマンスとリソース
11. Chroma Key Intel® FPGA IP x
11.1. Chroma Key IPについて 11.2. Chroma Key IPのパラメーター 11.3. Chroma Key IPのインターフェイス 11.4. Chroma Keyの置き換え 11.5. Chroma Key IPレジスター 11.6. Chroma Key IPのソフトウェアAPI
11.1. Chroma Key IPについて x
11.1.1. Chroma Key IPのパフォーマンスとリソース
12. Chroma Resampler Intel® FPGA IP x
12.1. Chroma Resampler IPについて 12.2. Chroma Resampler IPのパラメーター 12.3. Chroma Resampler IPの機能の説明 12.4. Chroma Resampler IPレジスター 12.5. Chroma Resampler IPのソフトウェアAPI
12.1. Chroma Resampler IPについて x
12.1.1. Chroma Resamplerのパフォーマンスとリソース
12.3. Chroma Resampler IPの機能の説明 x
12.3.1. Chroma Resampler IPのインターフェイス
13. Clipper Intel® FPGA IP x
13.1. Clipper IPについて 13.2. Clipper IPのパラメーター 13.3. Clipper IPのインターフェイス 13.4. Clipper IPレジスター 13.5. Clipper IPのソフトウェアAPI
13.1. Clipper IPについて x
13.1.1. Clipper IPのパフォーマンスとリソース
14. Clocked Video Input Intel® FPGA IP x
14.1. Clocked Video Input IPについて 14.2. Clocked Video Input IPの初期化 14.3. Clocked Video Input IPのパラメーター 14.4. Clocked Video Input IPのインターフェイス 14.5. Clocked Video Input IPレジスター 14.6. Clocked Video Input IPのソフトウェアAPI
14.1. Clocked Video Input IPについて x
14.1.1. Clocked Video Input IPの機能 14.1.2. Clocked Video Input IPのパフォーマンスとリソース
15. Clocked Video to Full-Raster Converter Intel® FPGA IP x
15.1. Clocked Video to Full-Raster Converter IPについて 15.2. Clocked Video to Full-Raster Converterのパラメーター 15.3. Clocked Video to Full-Raster Converterのブロックの説明 15.4. Clocked Video Converter to Full-Raster IPレジスター
15.1. Clocked Video to Full-Raster Converter IPについて x
15.1.1. Clocked Video to Full-Raster Converterの機能 15.1.2. Clocked Video to Full-Raster Converterのパフォーマンスとリソース
15.3. Clocked Video to Full-Raster Converterのブロックの説明 x
15.3.1. Clocked Video to Full-Raster Converterのインターフェイス
16. Clocked Video Output Intel® FPGA IP x
16.1. Clocked Video Output IPについて 16.2. Clocked Video Output IPのパラメーター 16.3. Clocked Video Output IPの機能の説明 16.4. Clocked Video Output IPのインターフェイス 16.5. Clocked Video Output IPレジスター 16.6. Clocked Video Output IPのソフトウェアAPI
16.1. Clocked Video Output IPについて x
16.1.1. Clocked Video Output IPのパフォーマンスとリソース 16.1.2. Clocked Video Output IPの機能
17. Color Space Converter Intel® FPGA IP x
17.1. Color Space Converter IPについて 17.2. Color Space Converter IPのパラメーター 17.3. Color Space Converter IPの機能説明 17.4. Color Space Converter IPレジスター 17.5. Color Space Converter IPのソフトウェアAPI
17.1. Color Space Converter IPについて x
17.1.1. Color Space Converter IPの機能 17.1.2. Color Space Converter IPのパフォーマンスとリソース
17.3. Color Space Converter IPの機能説明 x
17.3.1. Color Space Converter IPのインターフェイス
18. Deinterlacer Intel® FPGA IP x
18.1. Deinterlacer IPについて 18.2. Deinterlacerのパラメーター 18.3. Deinterlacerのインターフェイス 18.4. Deinterlacer IPレジスター 18.5. Deinterlacer IPのソフトウェアAPI
18.1. Deinterlacer IPについて x
18.1.1. デインターレーサーのパフォーマンスとリソース
19. FIR Filter Intel® FPGA IP x
19.1. FIR Filterについて 19.2. FIR Filterのパラメーター 19.3. FIR Filter IPの動作 19.4. FIR Filterのインターフェイス 19.5. FIR Filterレジスター 19.6. FIR Filter IPのソフトウェアAPI
19.1. FIR Filterについて x
19.1.1. FIR Filter IPのパフォーマンスとリソース
19.3. FIR Filter IPの動作 x
19.3.1. FIR Filterの処理 19.3.2. FIR Filterの精度 19.3.3. FIR係数の仕様 19.3.4. FIR Filterの対称性 19.3.5. 結果出力データ型の変換
19.3.4. FIR Filterの対称性 x
19.3.4.1. 対称性なし 19.3.4.2. 水平対称 19.3.4.3. 垂直対称 19.3.4.4. 水平および垂直の対称性 19.3.4.5. 対角対称
20. Frame Cleaner Intel® FPGA IP x
20.1. Frame Cleaner IPについて 20.2. Frame Cleaner IPのパラメーター 20.3. Frame Cleaner IPの機能説明 20.4. Frame Cleaner IPのインターフェイス 20.5. Frame Cleaner IPレジスター 20.6. Frame Cleaner IPのソフトウェアAPI
20.1. Frame Cleaner IPについて x
20.1.1. Frame Cleaner IPのパフォーマンスとリソース
21. Full-Raster to Clocked Video Converter Intel® FPGA IP x
21.1. Full-Raster to Clocked Video Converterについて 21.2. Full Raster to Clocked Video Converterのパラメーター 21.3. Full-Raster to Clocked Video Converterブロックの説明 21.4. Full-Raster to Clocked Video Converterレジスター
21.1. Full-Raster to Clocked Video Converterについて x
21.1.1. Full-Raster to Clocked Video Converterの特徴 21.1.2. Full-Raster to Clocked Video Converterのパフォーマンスとリソース使用率
21.3. Full-Raster to Clocked Video Converterブロックの説明 x
21.3.1. Full Raster to Clocked Video Converterのインターフェイス
22. Full-Raster to Streaming Converter Intel® FPGA IP x
22.1. Full-Raster to Streaming Converter IPについて 22.2. Full-Raster to Streaming Converterのパラメーター 22.3. Full-Raster to Streaming Converterのブロックの説明
22.1. Full-Raster to Streaming Converter IPについて x
22.1.1. Full-Raster to Streaming Converterの特徴 22.1.2. Full-Raster to Streaming Converterのパフォーマンスとリソース使用率
22.3. Full-Raster to Streaming Converterのブロックの説明 x
22.3.1. Full-Raster to Streaming Converterのインターフェイス
23. Genlock Controller Intel® FPGA IP x
23.1. Genlock Controller IPについて 23.2. Genlock Controller IPのパラメーター 23.3. Genlock Controller IPの機能説明 23.4. Genlock Controller IPソフトウェアの使用 23.5. Genlock Controller IPレジスター 23.6. Genlock Controller IPのソフトウェアAPI
23.1. Genlock Controller IPについて x
23.1.1. Genlock Controller IPのパフォーマンスとリソース
23.3. Genlock Controller IPの機能説明 x
23.3.1. Genlock Controller IPのインターフェイス
23.4. Genlock Controller IPソフトウェアの使用 x
23.4.1. Genlockコントローラーのフリーランニングの実現 (初期化またはロックからリファレンス・クロックNまで) 23.4.2. リファレンス・クロックNへのロック (Genlock Controller IPフリーランニングから) 23.4.3. VCXOホールドオーバーの設定 23.4.4. Genlock Controller IPの再起動 23.4.5. リファレンス・クロックN Newへのロック (リファレンス・クロックN Oldへのロックから) 23.4.6. リファレンス・クロックまたはVCXOベース周波数への変更 (p50およびp59.94ビデオ・フォーマット間の切り替え、またはその逆) 23.4.7. リファレンス・クロックの妨害 (ケーブルの引っ張り)
24. Generic Crosspoint Intel® FPGA IP x
24.1. Generic Crosspoint IPについて 24.2. Generic Crosspoint IPのパラメーター 24.3. Generic Crosspoint IPのインターフェイス 24.4. Generic Crosspoint IPレジスター 24.5. Generic Crosspoint IPのソフトウェアAPI
24.1. Generic Crosspoint IPについて x
24.1.1. Generic Crosspoint IPの特徴 24.1.2. Generic Crosspointのパフォーマンスとリソース
25. Genlock Signal Router Intel® FPGA IP x
25.1. Genlock Signal Router IPについて 25.2. Genlock Signal Router IPのパラメーター 25.3. Genlock Signal Router IPのインターフェイス 25.4. Genlock Signal Router IPレジスター 25.5. Genlock Signal Router IPのソフトウェアAPI
25.1. Genlock Signal Router IPについて x
25.1.1. Genlock Signal Router IPの機能 25.1.2. Genlock Signal Router IPのパフォーマンスとリソース
26. Guard Bands Intel® FPGA IP x
26.1. Guard Bands IPについて 26.2. Guard Bands IPのパラメーター 26.3. Guard Bands IPのインターフェイス 26.4. Guard Bands IPレジスター 26.5. Guard Bands IPのソフトウェアAPI
26.1. Guard Bands IPについて x
26.1.1. Guard Bands IPのパフォーマンスとリソース
27. Interlacer Intel® FPGA IP x
27.1. Interlacer IPについて 27.2. Interlacer IPのパラメーター 27.3. Interlacer IPの機能の説明 27.4. Interlacer IPレジスター 27.5. Interlacer IPのソフトウェアAPI
27.1. Interlacer IPについて x
27.1.1. Interlacer IPのパフォーマンスとリソース
27.3. Interlacer IPの機能の説明 x
27.3.1. Interlacer IPのインターフェイス
28. Mixer Intel® FPGA IP x
28.1. Mixer IPについて 28.2. Mixer IPのパラメーター 28.3. Mixer IPの機能の説明 28.4. Mixer IPレジスター 28.5. Mixer IPのソフトウェアAPI
28.1. Mixer IPについて x
28.1.1. Mixer IPのパフォーマンスとリソース
28.3. Mixer IPの機能の説明 x
28.3.1. Mixer IPのインターフェイス
29. Parallel Converter Intel® FPGA IPのピクセル x
29.1. Parallel Converter IPのピクセルについて 29.2. Parallel Converter IPパラメーターのピクセル 29.3. Parallel Converterインターフェイスのピクセル 29.4. Parallel Converterレジスターのピクセル 29.5. Parallel Converter IPのピクセルのソフトウェアAPI
29.1. Parallel Converter IPのピクセルについて x
29.1.1. Parallel Converter IPのピクセルのパフォーマンスとリソース
30. Scaler Intel® FPGA IP x
30.1. Scalerについて 30.2. Scaler IPのパラメーター 30.3. Scaler IPの機能の説明 30.4. Scaler IPレジスター 30.5. Scaler IPのソフトウェアAPI
30.1. Scalerについて x
30.1.1. Scaler IPのパフォーマンスとリソース
30.2. Scaler IPのパラメーター x
30.2.1. スケーラーの最大解像度
30.3. Scaler IPの機能の説明 x
30.3.1. 係数の選択 30.3.2. 係数の量子化 30.3.3. エッジ境界でのフィルター動作 30.3.4. 部分的なフレーム・スケーリング 30.3.5. 422および420クロマ・サンプルデータのスケーリング 30.3.6. Scaler IPのインターフェイス
30.3.1. 係数の選択 x
30.3.1.1. Scaler IPのランタイム係数の更新
31. Stream Cleaner Intel® FPGA IP x
31.1. Stream Cleaner IPについて 31.2. Stream Cleaner IPパラメーター 31.3. Stream Cleaner IPの機能説明
31.1. Stream Cleaner IPについて x
31.1.1. Stream Cleaner IPのパフォーマンスとリソース
31.3. Stream Cleaner IPの機能説明 x
31.3.1. Stream Cleaner IPのインターフェイス
32. Switch Intel® FPGA IP x
32.1. Switch IPについて 32.2. Switch IPのパラメーター 32.3. Switch IPの機能の説明 32.4. Switch IPレジスター 32.5. Switch IPのソフトウェアAPI
32.1. Switch IPについて x
32.1.1. Switch IPのパフォーマンスとリソース
32.3. Switch IPの機能の説明 x
32.3.1. Switch IPのレイテンシー 32.3.2. Switch IPのインターフェイス
33. Tone Mapping Operator Intel® FPGA IP x
33.1. Tone Mapping Operator IPについて 33.2. TMO IPのパラメーター 33.3. TMO IPのブロックの説明 33.4. TMO IPレジスター 33.5. TMO IPのソフトウェアAPI
33.1. Tone Mapping Operator IPについて x
33.1.1. TMO IPの機能 33.1.2. TMO IPのパフォーマンスとリソース使用率
33.3. TMO IPのブロックの説明 x
33.3.1. TMO IPのインターフェイス 33.3.2. TMO IPレイテンシー
34. Test Pattern Generator Intel® FPGA IP x
34.1. Test Pattern Generator IPについて 34.2. Test Pattern Generator IPのパラメーター 34.3. Test Pattern Generator IPの機能の説明 34.4. Test Pattern Generator IPレジスター 34.5. Test Pattern Generator IPのソフトウェアAPI
34.1. Test Pattern Generator IPについて x
34.1.1. Test Pattern Generator IPのパフォーマンスとリソース
34.3. Test Pattern Generator IPの機能の説明 x
34.3.1. Test Pattern Generator IPのインターフェイス
35. Video and Vision Monitor Intel FPGA IP x
35.1. Video and Vision Monitor IPについて 35.2. Video and Vision Monitor IPのパラメーター 35.3. Video and Vision Monitor IPの機能の説明 35.4. Video and Vision Monitor IPレジスター 35.5. Video and Vision MonitorのソフトウェアAPI
35.1. Video and Vision Monitor IPについて x
35.1.1. Video and Vision Monitor IPのパフォーマンスとリソース
35.3. Video and Vision Monitor IPの機能の説明 x
35.3.1. Video and Vision Monitor IPのインターフェイス
36. Video Frame Buffer Intel® FPGA IP x
36.1. Video Frame Buffer IPについて 36.2. Video Frame Buffer IPのパラメーター 36.3. Video Frame Buffer IPの機能の説明 36.4. Video Frame Buffer IPレジスター 36.5. Video Frame Buffer IPのソフトウェアAPI
36.1. Video Frame Buffer IPについて x
36.1.1. Video Frame Bufferのパフォーマンスとリソース
36.3. Video Frame Buffer IPの機能の説明 x
36.3.1. Video Frame Buffer IPのインターフェイス
37. Video Frame Reader Intel FPGA IP x
37.1. Video Frame Reader IPについて 37.2. Video Frame Reader IPのパラメーター 37.3. Video Frame Reader IPの機能の説明 37.4. Video Frame Reader IPのレジスター 37.5. Video Frame Reader IPのソフトウェアAPI
37.1. Video Frame Reader IPについて x
37.1.1. Video Frame Reader IPのパフォーマンスとリソース
37.3. Video Frame Reader IPの機能の説明 x
37.3.1. Video Frame Reader IPのインターフェイス
38. Video Frame Writer Intel FPGA IP x
38.1. Video Buffer Writer IPについて 38.2. Video Frame Writer IPのパラメーター 38.3. Video Frame Writer IPの機能の説明 38.4. Video Frame Writer IPレジスター 38.5. Video Frame Writer IPのソフトウェアAPI
38.1. Video Buffer Writer IPについて x
38.1.1. Video Frame Writer IPのパフォーマンスとリソース
38.3. Video Frame Writer IPの機能の説明 x
38.3.1. Video Frame Writer IPのインターフェイス
39. Video Streaming FIFO Intel® FPGA IP x
39.1. Video Streaming FIFO IPについて 39.2. Video Streaming FIFO IPのパラメーター 39.3. Video Streaming FIFO IPのインターフェイス
39.1. Video Streaming FIFO IPについて x
39.1.1. Video Streaming FIFO IPのパフォーマンスとリソース
40. Video Timing Generator Intel® FPGA IP x
40.1. Video Timing Generator IPについて 40.2. Video Timing Generator IPのパラメーター 40.3. Video Timing Generator IPの機能の説明 40.4. Video Timing Generator IPのインターフェイス 40.5. Video Timing Generator IPレジスター 40.6. Video Timing Generator IPのソフトウェアAPI
40.1. Video Timing Generator IPについて x
40.1.1. Video Timing Generator IPの機能 40.1.2. Video Timing Generator IPのパフォーマンスとリソース
41. Warp Intel® FPGA IP x
41.1. Warp IPについて 41.2. Warp IPのパラメーター 41.3. Warp IPのブロックの説明 41.4. Warp IPレジスター 41.5. Warp IPのソフトウェアAPI
41.1. Warp IPについて x
41.1.1. Warp IPの機能 41.1.2. Warp IPのパフォーマンスとリソース使用率
41.3. Warp IPのブロックの説明 x
41.3.1. ブロック・キャッシュ・ツール 41.3.2. Warp IPのインターフェイス 41.3.3. Warp IPのレイテンシー 41.3.4. Warp IPの外部メモリー
41.5. Warp IPのソフトウェアAPI x
41.5.1. Warp IPソフトウェアの使用 41.5.2. Warp IPのソフトウェアのコード例
42. デザイン・セキュリティー x
42.1. メモリー・サブシステム 42.2. デザイン・セキュリティーの考慮
1. Video and Vision Processing Suiteについて
2. Video and Vision Processing IPのスタートガイド
3. Video and Vision Processing IPの機能の説明
4. Video and Vision Processing IPインターフェイス
5. Video and Vision Processing IPレジスター
6. Video and Vision Processing IPのソフトウェア・プログラミング・モデル
7. Protocol Converter Intel® FPGA IP
8. 3D LUT Intel® FPGA IP
9. AXI-Stream Broadcaster Intel® FPGA IP
10. Bits per Color Sample Adapter Intel FPGA IP
11. Chroma Key Intel® FPGA IP
12. Chroma Resampler Intel® FPGA IP
13. Clipper Intel® FPGA IP
14. Clocked Video Input Intel® FPGA IP
15. Clocked Video to Full-Raster Converter Intel® FPGA IP
16. Clocked Video Output Intel® FPGA IP
17. Color Space Converter Intel® FPGA IP
18. Deinterlacer Intel® FPGA IP
19. FIR Filter Intel® FPGA IP
20. Frame Cleaner Intel® FPGA IP
21. Full-Raster to Clocked Video Converter Intel® FPGA IP
22. Full-Raster to Streaming Converter Intel® FPGA IP
23. Genlock Controller Intel® FPGA IP
24. Generic Crosspoint Intel® FPGA IP
25. Genlock Signal Router Intel® FPGA IP
26. Guard Bands Intel® FPGA IP
27. Interlacer Intel® FPGA IP
28. Mixer Intel® FPGA IP
29. Parallel Converter Intel® FPGA IPのピクセル
30. Scaler Intel® FPGA IP
31. Stream Cleaner Intel® FPGA IP
32. Switch Intel® FPGA IP
33. Tone Mapping Operator Intel® FPGA IP
34. Test Pattern Generator Intel® FPGA IP
35. Video and Vision Monitor Intel FPGA IP
36. Video Frame Buffer Intel® FPGA IP
37. Video Frame Reader Intel FPGA IP
38. Video Frame Writer Intel FPGA IP
39. Video Streaming FIFO Intel® FPGA IP
40. Video Timing Generator Intel® FPGA IP
41. Warp Intel® FPGA IP
42. デザイン・セキュリティー
43. Video and Vision Processing Suiteユーザーガイドの文書改訂履歴

19.5. FIR Filterレジスター

各レジスターは読み出し専用 (RO) または読み出し/書き込み (RW) のいずれかです。
アドレス レジスター アクセス 説明
ライト 50 フル
Parameterizationレジスター
0x0000 PROD_ID RO

このレジスターを読み出して、FIR Filterの製品IDを取得します。

このレジスターは常に、0x6FA7_022Cを返します。
0x0004 VER RO

このレジスターを読み出して、インテルがFIR Filterの構築に使用するインテルQuartusリリースのバージョン情報を取得します。
0x0008 LITE_MODE RO

このレジスター読み出して、ライトモードがオンかどうかを判断します。

このレジスターは、フルモードの場合は0を返し、ライトモードの場合は1を返します。
0x000C DEBUG_ENABLED RO

このレジスターを読み出して、Debug featuresがオンになっています。

このレジスターがオフの場合は0、オンの場合は1を返します。
0x0010 MAX_FRAME_WIDTH RO このレジスターを読み出して、サポートされている入力フィールドの最大幅を決定します。
0x0014 MAX_FRAME_HEIGHT RO このレジスターを読み出して、サポートされている入力フィールドの最大の高さを決定します。
0x0018 BPS_IN RO このレジスターを読み出して、入力データのシンボルあたりのビット数を決定します。
0x001C BPS_OUT RO このレジスターを読み出して、出力データのシンボルあたりのビット数を決定します。
0x0020 ROUNDING_METHOD RO

このレジスターを読み出して、出力結果を整数形式に変換するときにIPが小数ビットをどのように削除するかを決定します。

  • 1: 半分切り上げ
  • 2: 半数を四捨五入
  • 3: 整数に切り捨て
0x0024 BINARY_POINT_SHIFT RO このレジスターを読み出して、2進小数点が右に移動する桁数を決定します。計算結果をスケーリングするために使用します。
0x0028 USE_FIXED_COEFF RO このレジスターを読み出して、IPが固定係数ファイルを使用するように設定されているかどうかを判断します。このレジスターがFalseの場合は 0、Trueの場合は1を返します。
0x002C H_TAPS RO このレジスターを読み出して、水平フィルターのタップ数を決定します。
0x0030 V_TAPS RO このレジスターを読み出して、垂直フィルターのタップ数を決定します。
0x0034 HORIZONTAL_SYM_COEFFS RO このレジスターを読み出して、水平カーネル・ミラーリングがオンかどうかを判断します。このレジスターがFalseの場合は0、Trueの場合は1を返します。
0x0038 VERTICAL_SYM_COEFFS RO このレジスターを読み出して、垂直カーネル・ミラーリングがオンかどうかを判断します。このレジスターがFalseの場合は0、Trueの場合は1を返します。
0x003C DIAGONAL_SYM_COEFFS RO このレジスターを読み出して、対角カーネル・ミラーリングがオンかどうかを判断します。このレジスターはFalseの場合は0、Trueの場合は1を返します。
0x0040 SIGNED_COEFFS RO このレジスターを読み出して、フィルターが符号付き係数を使用するかどうかを判断します。このレジスターは、符号なしの場合0、符号付きの場合は1を返します。
0x0044 COEFF_INT_BITS RO このレジスターを読み出して、固定小数点データ型が係数を格納するために使用する整数ビットの数を決定します。
0x0048 COEFF_FRAC_BITS RO このレジスターを読み出して、固定小数点データ型が係数を格納するために使用する小数ビット数を決定します。
0x004C COEFFS_RUNTIME_LOAD RO このレジスターを読み出して、Avalonメモリーマップド・エージェント・インターフェイスを介したランタイムの係数の更新がサポートされているかどうかを判断します。更新がサポートされている場合は1を返し、そうでない場合は0を返します。
0x0050から0x011F - - 未使用
Control and debugレジスター

詳細は、制御パケットを参照してください。

0x0120 IMG_INFO_WIDTH RW RO

lite modeをオンにする場合、このレジスターを使用して、受信ビデオフィールドの予想される幅を設定します。

lite modeをオフにしてDebug featuresをオンにすると、このレジスターはFIR Filterが画像情報パケット内の情報から導出した幅を返します。

0x0124 IMG_INFO_HEIGHT RW RO

lite modeをオンにする場合、このレジスターを使用して、受信ビデオフィールドの予想される高さを設定します。

Lite modeをオフにしてDebug featuresをオンにすると、このレジスターはFIR Filterが画像情報パケット内の情報から導出した高さを返します。

0x0128 IMG_INFO_INTERLACE RO RO

Lite Modeをオンにすると、受信ビデオフィールドの予想されるインターレース・プロパティーをこのレジスターに設定します。レジスターのビット3を設定して、インターレース・ビデオを示し、F0/F1 tuser ビットの伝播をイネーブルします。

Lite modeをオフにしてDebug featuresをオンにすると、このレジスターは、FIR Filterが画像情報パケット内の情報から導出したインターレース・ニブルを返します。

0x012C RESERVED - - 未使用
0x0130 IMG_INFO_COLORSPACE - RO Lite modeをオフにしてDebug featuresをオンにすると、このレジスターは、FIR Filterが画像情報パケット内の情報から導出したカラースペースを返します。ライトモードでは使用されません。
0x0134 IMG_INFO_SUBSAMPLING - RO

Lite modeをオフにしてDebug featuresをオンにすると、このレジスターは、FIR Filterが画像情報パケット内の情報から導出したサブサンプリングを返します。ライトモードでは使用されません。

0x0138 IMG_INFO_COSITING - RO

Lite modeをオフにしてDebug featuresをオンにすると、このレジスターは、FIR Filterが画像情報パケット内の情報から導き出した計算を返します。ライトモードでは使用されません。

0x013C IMG_INFO_FIELD_COUNT - RO

Lite modeをオフにしてDebug featuresをオンにすると、このレジスターは、FIR Filterが画像情報パケット内の情報から導出したフィールド数を返します。ライトモードでは使用されません。

0x0140 STATUS RO RO
  • ビット0: Status ビット。1はFIR Filterがビデオフィールドを処理していることを意味し、それ以外の場合は0を示します。
  • ビット2: Algo core Idle。1は、アルゴリズム・コアがすべてのラインの処理を完了し、係数値を安全に更新できることを示します。
0x0144から0x0200 - - - 未使用

0x0200 to 0x0200 + 4*(Number of coefficients-1)

COEFFICIENTS WO WO 新しい係数値を設定するレジスタの数は最大 [V_TAPS * H_TAPS] です。係数はラスタースキャン順にフィルターカーネルに適用されます。COEFFS_RUNTIME_LOAD がオンの場合にのみ使用できます。

レジスタービットの説明

表 285.   VID_PID
名前 ビット 説明
FIR Filter vendor ID and product ID 31:0

このレジスターは、常に0x6AF7_022Cを返します。

  • 15:0は製品IDであり、常に0x022Cを返します。
  • 31:16はベンダーIDであり、常に0x6AF7を返します。
表 286.   VERSION
名前 ビット 説明
Register map version 7:0 レジスターマップ・バージョン。0x02を返します。
QPDS patch revision 15:8 0x00を返します。
QPDS update revision 23:16 リリースごとに更新されます。23.1の場合、0x01を返します。
QPDS major revision 31:24 リリースごとに更新されます。23.1の場合、0x17を返します。
表 287.   LITE_MODE
名前 ビット 説明
Lite mode parameterization bit 0 lite modeをオンにすると、1を返します。
Unused 31:1 未使用
表 288.   DEBUG_ENABLED
名前 ビット 説明
Debug features parameterization bit 0 Debug featuresをオンにすると、1を返します。
Unused 31:1 未使用
表 289.   MAX_FRAME_WIDTH
名前 ビット 説明
Maximum input width 31:0 サポートされている入力フィールドの最大幅です。
表 290.   MAX_FRAME_HEIGHT
名前 ビット 説明
Maximum input height 31:0 サポートされている入力フィールドの最大の高さです。
表 291.   BPS_IN
名前 ビット 説明
BPS_IN 31:0 入力インターフェイスがコンフィグレーションされているシンボルごとのビットを示す、BPS_IN パラメーターの値を返します。
表 292.   BPS_OUT
名前 ビット 説明
BPS_OUT 31:0 出力インターフェイスがコンフィグレーションされているシンボルごとのビットを示す、BPS_OUT パラメーターの値を返します。
表 293.   ROUNDING_METHOD
名前 ビット 説明
Round method 31:0

結果から余分な小数ビットを丸めるために使用される方法を示す、round methodパラメーターの値を返します。

  • 1: 半分切り上げ
  • 2: 半数を四捨五入
  • 3: 整数に切り捨て
表 294.   BINARY_POINT_SHIFT
名前 ビット 説明
Binary point shift 31:0 結果をスケーリングするときに2進小数点が右にシフトされる桁数を示す、2進小数点移動パラメーターの値を返します。負の値は左へのシフトを示します。
表 295.   USE_FIXED_COEFF
名前 ビット 説明
Using a fixed coeff file 31:0 Coefficient initialization fileがオンの場合は1を返し、コアがリセット時に係数値を割り当てるために16進数ファイルを使用することを示します。それ以外の場合は、0を返します。
表 296.   H_TAPS
名前 ビット 説明
Horizontal filter taps 31:0 水平フィルターのタップ数を返します。
表 297.   V_TAPS
名前 ビット 説明
Vertical filter taps 31:0 垂直フィルターのタップ数を返します。
表 298.   HORIZONTAL_SYM_COEFFS
名前 ビット 説明
Horizontal symmetry coefficients 31:0 Horizontal kernel mirroringがオンの場合は1を返し、それ以外の場合は0を返します。
表 299.   VERTICAL_SYM_COEFFS
名前 ビット 説明
Vertical symmetry coefficients 31:0 Vertical kernel mirroringがオンの場合は1を返し、それ以外の場合は0を返します。
表 300.   DIAGONAL_SYM_COEFFS
名前 ビット 説明
Diagonal symmetry coefficients 31:0 Diagonal kernel mirroringがオンの場合は1を返し、それ以外の場合は0を返します。
表 301.   SIGNED_COEFFS
名前 ビット 説明
Signed coefficients 31:0 フィルター係数が符号付き値の場合は1を返し、それ以外の場合は0を返します。
表 302.   COEFF_INT_BITS
名前 ビット 説明
Coefficient integer bits 31:0 フィルター係数を表す整数ビットの数を返します。
表 303.   COEFF_FRAC_BITS
名前 ビット 説明
Coefficient fractional bits 31:0 フィルター係数を表す小数点以下のビット数を返します。
表 304.   COEFFS_RUNTIME_LOAD
名前 ビット 説明
Coefficient runtime load 31:0 Update coefficients at runtimeがオンの場合は1を返し、それ以外の場合は0を返します。
表 305.   IMG_INFO_WIDTH
名前 ビット 説明
Width bits 15:0

Lite modeがオンの場合、このレジスターに書き込み、受信ビデオフィールドの予想される幅を設定します。

Lite modeがオフでDebug featuresがオンの場合、このレジスターは最後に受信した画像情報パケットから width-1 フィールドを返し、1を加算して width の値を返します。

unused 31:16 未使用
表 306.   IMG_INFO_HEIGHT
名前 ビット 説明
Heightbits 15:0

Lite modeがオンの場合、このレジスターに書き込み、受信ビデオフィールドの予想される高さを設定します。

Lite modeがオフでDebug featuresがオンの場合、このレジスターは最後に受信した画像情報パケットから height-1 フィールドを読み出し、1を加算して height の値を返します。

unused 31:16 未使用
表 307.   IMG_INFO_INTERLACE
名前 ビット 説明
IntlaceNibble bits 3:0

Lite modeがオンの場合、このレジスターに書き込み、受信ビデオフィールドの予想されるインターレース・プロパティーを設定します。レジスターのビット3を設定して、インターレース・ビデオを示し、F0/F1 tuserビットの伝播をイネーブルします。

Lite modeがオフでDebug featuresがオンの場合、このレジスターは最後に受信した画像情報パケットから intlaceNibble フィールドを返します。

unused 31:4 未使用
表 308.   IMG_INFO_COLORSPACE
名前 ビット 説明
CSP code bits 6:0

Lite modeがオンの場合、このレジスターは機能しません。

Lite modeをオフにしてDebug featuresをオンにすると、このレジスターは最後に受信した画像情報パケットから7ビット CSP フィールドを返します。

unused 31:7 未使用
表 309.   IMG_INFO_SUBSAMPLING
名前 ビット 説明
SubSa code bits 1:0

Lite modeがオンの場合、このレジスターは機能しません。

Lite modeがオフでDebug featuresがオンの場合、このレジスターは最後に受信した画像情報パケットから SUBSA フィールドを返します。

unused 31:2 未使用
表 310.   IMG_INFO_COSITING
名前 ビット 説明
Cosite code bits 1:0

Lite modeをオンにするときは、このレジスターに書き込んで、受信ビデオフィールドの予想されるクロマ・コサイティングを設定します。

Lite modeをオフにしてDebug featuresをオンにすると、このレジスターは最後に受信した画像情報パケットから COSITE フィールドを返します。

unused 31:2 未使用
表 311.   IMG_INFO_FIELD_COUNT
名前 ビット 説明
Count bits 6:0

Lite modeをオンにすると、このレジスターは機能しなくなります。

Lite modeをオフにしてDebug featuresをオンにすると、このレジスターは最後に受信した画像情報パケットから7ビット FIELD_COUNT フィールドを返します。

unused 31:7 未使用
表 312.   STATUS
名前 ビット 説明
Status bit 0 1はFIRフィルターがビデオフィールドを処理していることを示し、それ以外の場合は0を示します。
Reserved 1 予約済み
Algo core idle 2 1はアルゴリズム・コアがすべてのラインの処理を完了して係数値を安全に更新できることを示し、それ以外の場合は0を示します。
Unused 31:3 未使用
表 313.   COEFFICIENTS_X
名前 ビット 説明
Coefficient value Coefficient_width-1:0 フィルタータップXの係数値
Unused 31:coefficient_width  
50

lite modeをオンにすると、レジスターはDebug featuresをオンにした場合のみRWになり、それ以外の場合はWOになります。フルモードの場合は、lite modeをオフにしてください。

レベル 2 の表題