Quartus Primeデザイン・スイート・アップデート・リリース・ノート

ダウンロード PDF
ID 683328
日付 8/01/2016
Public
ドキュメント目次
ドキュメント目次 x
1. Quartus Primeデザイン・スイート・バージョン16.0アップデート・リリース・ノート
1. Quartus Primeデザイン・スイート・バージョン16.0アップデート・リリース・ノート x
1.1. アップデート2で対処済みの問題 1.2. アップデート1で対処済みの問題 1.3. 解決済みのソフトウェアの問題 1.4. アップデート・リリースで組み入れられたソフトウェア・パッチ 1.5. 既知の問題と解決策 1.6. 改訂履歴
1.1. アップデート2で対処済みの問題 x
1.1.1. Quartus® Primeスタンダード・エディション・ソフトウェア 1.1.2. Quartus® Primeプロ・エディション・ソフトウェア 1.1.3. IPおよびIPコア 10GBASER PHY IPコア アルテラPLL IPコア EMIF IP HSSI IPコア JESD204B IPコア 低レイテンシ・イーサネット10G MAC IPコア 低レイテンシ40 Gbpsと100 GbpsイーサネットMACおよびPHY IPコア PCI ExpressハードIPコア SerialLite IIIストリーミングIPコア シリアル・デジタル・インタフェースII IPコア トリプル・スピード・イーサネットIPコア 1.1.4. DSP Builder アドバンスト・ブロックセット 1.1.5. アルテラSDK for OpenCL
1.1.1. Quartus® Primeスタンダード・エディション・ソフトウェア x
1.1.1.1. Quartus® PrimeソフトウェアGUI 1.1.1.2. Quartus® Primeデバイス・サポート 1.1.1.3. Quartus® Primeコンパイルおよびデザイン・フロー 1.1.1.4. Fitter 1.1.1.5. Quartus Primeプログラマ 1.1.1.6. TimeQuestタイミング・アナライザ
1.1.2. Quartus® Primeプロ・エディション・ソフトウェア x
1.1.2.1. Quartus® PrimeソフトウェアGUI 1.1.2.2. Quartus Primeデバイス・サポート 1.1.2.3. Quartus® Primeコンパイルおよびデザイン・フロー 1.1.2.4. Fitter 1.1.2.5. Quartus Primeプログラマ
1.2. アップデート1で対処済みの問題 x
1.2.1. Quartus® Primeスタンダード・エディション・ソフトウェア 1.2.2. Quartus® Primeプロ・エディション・ソフトウェア 1.2.3. IPおよびIPコア 1.2.4. DSP Builderアドバンスト・ブロックセット 1.2.5. アルテラSDK for OpenCL
1.2.1. Quartus® Primeスタンダード・エディション・ソフトウェア x
1.2.1.1. Quartus® Primeデバイス・サポート 1.2.1.2. Quartus® Primeソフトウェア・インストール 1.2.1.3. Quartus® Primeコンパイルおよびデザイン・フロー 1.2.1.4. Quartus® Primeプログラマ 1.2.1.5. Fitter 1.2.1.6. シミュレーション
1.2.2. Quartus® Primeプロ・エディション・ソフトウェア x
1.2.2.1. Quartus® Primeデバイス・サポート 1.2.2.2. Quartus® Primeソフトウェア・インストール 1.2.2.3. Quartus® Primeコンパイルおよびデザイン・フロー 1.2.2.4. Fitter 1.2.2.5. シミュレーション
1. Quartus Primeデザイン・スイート・バージョン16.0アップデート・リリース・ノート

1.1.3. IPおよびIPコア

重要: 特に記述がない限り、以下のIPの問題は Quartus® Primeスタンダード・エディション・ソフトウェアおよび Quartus® Primeプロ・エディション・ソフトウェアの両方にあてはまります。

10GBASER PHY IPコア

  • レート・マッチング中に不正確な結果をもたらす問題点を修正しました。

アルテラPLL IPコア

  • Arria® 10デバイスでATX（advanced transmit）PLLを使用する場合における不正な周波数差の計算をもたらす問題点を修正しました。この不正な周波数差の計算が、無効なクリティカル警告メッセージの表示を起こす場合があります。

EMIF IP

  • MAX®10 boot from Flash機能が有効にされる場合、LPDDR2キャリブレーションが小さいreadウインドーを検出のみできるという問題点を修正しました。この修正は、MAX 10デバイス用に、LPDDR2 EMIFキャリブレーション・アルゴリズムの堅牢性を向上させるために必要です。この問題は、 Quartus® Primeスタンダード・エディションソフトウェアに影響します。

HSSI IPコア

  • 不正な出力クロック・フェーズのアライメントを起こし得るArria 10 fPLLのシミュレーション問題点を修正しました。

JESD204B IPコア

  • Nios® IIプロセッサ・コントロール・ユニットのデザイン例でSignalTap™ II生成ファイルが欠落するという問題点を修正しました。この修正以前には、XML入力ファイルが欠落するため、 Quartus® PrimeソフトウェアがNios IIプロセッサ・コントロール・ユニットのデザイン例ではSignalTap IIファイルを生成できませんでした。

低レイテンシ・イーサネット10G MAC IPコア

  • IEEE1588オプションが有効にされる場合、IPのIEEE1588動作における不正確な箇所を起こす問題点を修正しました。

低レイテンシ40 Gbpsと100 GbpsイーサネットMACおよびPHY IPコア

  • 低レイテンシ40GBASE-KR4イーサネットPHY IPコア向けのリセット堅牢性を向上しました。

PCI ExpressハードIPコア

重要: 16.0.1では、Arria 10のPCIe設定が特定のチャネル・プロファイルに対し最適化されず、Recoveries and Correctableリンク・エラーが発生するという既知の問題がArria® 10デバイスのPCI Express®（PCIe®）インタフェースには発生していましたが、この問題は修正されました。アルテラは、 Quartus® Primeソフトウェア・バージョン16.0.2にアップグレードすることを推奨します。
  • Arria 10 PCIe IPにおけるCDR（クロック・データ・リカバリ）PLLおよびPMA（物理媒体接続部）の問題点を修正しました。アルテラは、現行のQuartus® Primeデザイン・スイート・アップデート・バージョンにアップグレードすることを強く推奨します。
    注: この修正はArria 10デバイスの以前に確定されたビット設定に影響します。
  • SR-IOV（シングル・ルートI/O仮想化）の実行におけるtx_cred_fc_hip_constインタフェースが機能していないという問題点を修正しました。
  • Arria 10 PCIeダイナミック・デザイン例におけるトランシーバ・コンフィギュレーション設定を更新しました。
  • Arria 10デバイスにおけるPCIeインタフェースを影響する問題点を修正するように、HSSIキャリブレーション・コードを更新しました。
    注: この更新は、Arria 10 10AX057、10AS057、10AX066、10AS066、および10AX115デバイス向けの以前に確定されたビット設定に影響します。
  • 以下のSR-IOV2コア変更を含みます。
    • 2K機能向けのBDF（ブロック・デザイン・ファイル）のキャプチャ機能を修正
    • SR-IOV機能用にデフォルトでFunction Level Resetをオン
    注: 今回のリリースでは、SR-IOV2コアの状態は暫定的なものです。

SerialLite IIIストリーミングIPコア

  • 以下の変更に対応します。
    • 未使用のポートがエラー・メッセージの表示の原因となるため、Arria 10 SerialLite IIIストリーミング・ソース・オンリーのデザインにおける未使用の入力ポートxcvr_pll_ref_clkを削除
    • seriallite_iii_streaming_demo.sdcファイルから複製のSDC（Synopsys Design Constraints）制約を削除。 Quartus® Primeソフトウェアは、Arria 10 SerialLite IIIストリーミングIPの.sdcファイルにリストされる制約のみを参照

シリアル・デジタル・インタフェースII IPコア

  • リコンフィギュレーションを要求する複数のトリプル・レート・モードまたはマルチレート・モードRXインスタンスをインスタンス化する場合に起きるロックアップ・エラーを修正しました。

トリプル・スピード・イーサネットIPコア

  • TSEバリアントがクロック・クロッサ用のSDC制約を欠落する故にタイミング違反を起こすという問題点を修正しました。この問題点は、以下の条件を全部満たすTSEバリアントに影響します。
    1. コア・バリエーション - 10/100/100MbイーサネットMAC
    2. 統計情報カウンターを含まない
    3. 以下のオプションのいずれかが有効
      • MAC 10/100 half duplex support
      • ECC protection
      • Timestamping
  • xon_genおよびxoff_genを同期するシンクロナイザが不正にリセットする原因となる問題点を修正しました。
レベル 2 の表題