インテルのみ表示可能 — GUID: ewa1448648679785
Ixiasoft
1.2.1. Quartus® Primeスタンダード・エディション・ソフトウェア
1.2.2. Quartus® Primeプロ・エディション・ソフトウェア
1.2.3. IPおよびIPコア
1G/2.5G/5G/10Gマルチレート・イーサネットPHY IPコア
25G/50GイーサネットIPコア
アルテラGPIO IPコア
アルテラIOPLL IPコア
Arria 10 fPLL IPコア
DisplayPort IPコア
EMIF IP
HPS IPコア
JESD204B IPコア
低レイテンシ40および100 GbpsイーサネットMACおよびPHY IPコア
パーシャル・リコンフィギュレーションIPコア
PCI ExpressハードIPコア
RapidIO I IPコア
SerialLite IIIストリーミングIPコア
1.2.4. DSP Builderアドバンスト・ブロックセット
1.2.5. アルテラSDK for OpenCL
インテルのみ表示可能 — GUID: ewa1448648679785
Ixiasoft
1.2.3. IPおよびIPコア
重要: 特に記述がない限り、以下のIPの問題は Quartus® Primeスタンダード・エディション・ソフトウェアおよび Quartus® Primeプロ・エディション・ソフトウェアの両方にあてはまります。
1G/2.5G/5G/10Gマルチレート・イーサネットPHY IPコア
- Link Faultチェック・ボックスが表示されるように25GイーサネットPHY IPコア向けのパラメータ・エディタGUIを更新しました。
25G/50GイーサネットIPコア
- Arria 10 IPに対して、IPパラメータ・エディタGUIからEnable ODI機能を削除しました。
- 25G RSFEC(Ethernet Reed-Solomon Forward Error Correction)IPコアに対して、RSFECが有効な場合にRXステータス・ベクトルがパケットの種類を不正に表示することがあるという問題点を修正しました。
- 50GイーサネットIPパラメータ・エディタGUIにおけるTX CRC passthroughオプションを削除しました。
アルテラGPIO IPコア
- 以下のI/O規格に対してLow Voltage IO Bufferモードをオンにしました。
- sstl12 c1
- sstl12 c2
- sstl125 c1
- sstl125 c2
- sstl135 c1
- sstl135 c2
- differential sstl 12 C1
- differential sstl 12 C2
- differential sstl 125 C1
- differential sstl 125 C2
- differential sstl 135 C1
- differential sstl 135 C2
アルテラIOPLL IPコア
- QsysでALTPLL IPを使用し、Cyclone® IVまたはStratix® IVデバイスをターゲットするデザインに影響するQsys生成問題を修正しました。
Arria 10 fPLL IPコア
- OTN(Optical Transport Network)ダイレクト・モードをサポートするようにIPおよびブロック設定ルールを更新しました。
DisplayPort IPコア
- MAX_LANES_COUNT値が1または2の場合にDPRX_RX_STATUSレジスタ値が不正という問題点を修正しました。
EMIF IP
- Arria® 10 EMIF IPに対して、DDR4 LRDIMMキャリブレーションがハードウェアで失敗する原因となり得る一部のDDR4 LRDIMMハードウェア問題を修正しました。
- Arria 10 EMIF IPに対して、DDR4 RDIMMおよびLRDIMM向けのIPパラメータ・エディタGUIを更新しました。この更新により、GUIが現在マニュアル・エンコードなしで個別のRDIMMまたはLRDIMM SPD(Serial Presence-detect)データを直接受け入れます。続いてIPはエンコードされるRCDおよびDBコンフィギュレーション設定を計算します。
エンコードされた値を使用するIPの以前のバージョンからアップグレードする場合、新しいバージョンのIPはこれらのエンコードされる値を受け入れます。
- Diagnosticsタブから以下の無効なArria 10 EMIF IPパラメータ・エディタGUIオプションを削除しました。
- Calibration Address 0
- Calibration Address 1
- Enable automatic calibration after reset
これらのオプションは非破壊キャリブレーションに対してのみ有効です。非破壊キャリブレーションが公開されている機能ではありません。非破壊キャリブレーションへのアクセスが必要な場合、インテル コーポレーション プログラマブル・ソリューション・グループまでお問い合わせください。
- 以下の変更に対処します。
- Abstract PHYが有効な場合に17ビット・アドレス幅が適切に認識されるようにするために、Arria 10 EMIF IPシミュレーション固有のエラーを修正
- SODIMMをサポートするためにメモリ・モデルにおけるエラーを修正
HPS IPコア
- Arria® SoCs向けのHPS IPコンポーネントにおける問題点を修正しました。この修正により、Soc EDS(Socエンベデッド・デザイン・スイート)が現在、HPSプリローダにおけるキャッシュ・コヒーレンシの一部の問題に対処するために適正なHPS DMAコマンドにアクセス可能です。
- Arria 10 HPS 12cピンに対して、 Quartus® PrimeソフトウェアがI2C I/Oオープン・ドレイン・ビットを適切にセットしないという問題点を修正しました。
- Qsysで表示されるHPS IPコンポーネントのエラーメッセージにおける誤字脱字を修正しました。
- Arria 10 HPS EMIFを使用する場合に混乱の原因となる汎用I/Oピン配置エラーメッセージにおける誤字脱字を修正しました。この修正以前に、Arria 10 HPS EMIFと同じI/Oバンクにある入力ピンのみを利用できるある場合では、エラーメッセージが出力ピンのみを配置できると誤って表示していました。
JESD204B IPコア
- IPコア・テストベンチ・ボンディング・コンフィギュレーションおよびATX PLLのパラメータ設定を改定しました。
低レイテンシ40および100 GbpsイーサネットMACおよびPHY IPコア
- 低レイテンシ100 GbpsイーサネットIPコアのCAUI-4(4レーン100 Gigabit Attachment Unit Interface)FEC(前方誤り訂正)バリアントにおけるfPLLコンパイル・エラーを修正しました。このエラーがArria 10デバイスに影響します。
- 40GBASE-KR4 IPコアに対して、Auto Negotiationマスター・チャネルに関係なく、Auto Negotiationモジュール向けのタイミング収束の結果が正確であるようにエラーを修正しました。
- IPパラメータ・エディタGUIにデザイン例ユーザーガイドのURLを追加しました。
パーシャル・リコンフィギュレーションIPコア
- 以下の問題点に対処します。
- Arria 10 prblockプリミティブにおいて起こり得るメタスタビリティの問題を修正
- IPのシステム・クロックおよびJTAGクロックを多重化する場合に起こり得る不具合の問題を修正
PCI ExpressハードIPコア
重要: Quartus® Primeソフトウェア・バージョン16.0アップデート1では、Arria® 10デバイスのPCI Express®(PCIe®)インタフェースに関係する既知の問題が存在します。Arria 10のPCIe設定は特定のチャネル・プロファイルには最適にならない場合があり、Recoveries and Correctableリンク・エラーを起こします。詳しくは、既知の問題と解決策 の項を参照してください。
- PCIeハードIPを使用するArria® 10デザインに対して、PCIeハードIP出力tl_cfg_addおよびtl_cfg_ctlからのタイミング・アークを追加しました。この追加は、確定されたArria 10タイミング・モデルへの変更があったため必要です。
- タイミング・アークがtl_cfg_add/tl_cfg_ctlバスから欠如しているという問題点を修正しました。
- WindowsでArria 10デバイス用のDynamic Example Designを生成できないという問題点を修正するために、Example Design Generationのコールバックを更新しました。
- 以下の変更に対処します。
- Gen3またはGen1/Gen2速度への次の再進入においては、PCIe LTSSM(リンク・トレーニング・ステータス・ステート・マシン)のステートが一定時間Recoveryステートに保持
- デフォルトの遠端プリセットTXをP8に設定
- 以下の問題点に対処します。
- Avalon-STインタフェースではなく、Avalon®-MMインタフェースでのみ256ビットのRoot PortをPRELIMINARYに設定。256ビットAvalon-MMモードはPRELIMINARYとして表示
- SR-IOVはターゲットのみのシミュレーションをサポートしており、アプリケーション・エンドポイントが1つのみのためGUIにおける追加のSimulation Optionタブを不要
RapidIO I IPコア
- RapidIO IPパラメータ・エディタで実際の設定を反映するようにSource Operations(0x18)およびDestination Operations(0x1C)のケイパビリティ・レジスタを修正しました。
SerialLite IIIストリーミングIPコア
- tx_errorにおける不正なECC(Error Checking and Correction)エラー・ビットを修正しました。
- 以下の変更に対処します。
- レーン・レートに対してユーザー入力のサポートを追加
- IPパラメータ・エディタGUIからトランシーバのODI(On-die Instrumentation)オプションを削除
- IPパラメータ・エディタGUIでパラメータの説明を更新