AN 907: FlexRANにおける5Gワイヤレス・アクセラレーションのイネーブル: インテル® FPGAプログラマブル・アクセラレーション・カードN3000用
ID
683275
日付
9/10/2020
Public
2.2. 5Gチャネルコーダー
エンコーダーおよびデコーダーのコードブロックのPCIe上でのホストとの送受信には、データプレーン開発キット (DPDK) およびベースバンド・デバイスで定義された記述子形式を使用します。記述子形式については、インテルにお問い合わせください。
チャネルコーダーは、ロード・バランシングの決定に基づいてこれらのブロックをキューに入れて処理します。
図 4. 5Gチャネルコーダー
ダウンリンクFECアクセラレーターは、5G LDPC-Vトランスミッターで構成され、アップリンクFECアクセラレーターは、5G LDPC-Vレシーバーで構成されています。ダウンリンクFECアクセラレーターへの入力は32ビットデータであり、出力データは32ビット幅です。5G LDPC-Vトランスミッターとレシーバーの詳細に関しては、5G LDPC-V Intel FPGA IP User Guide を参照してください。
図 5. トランスミッター信号この図では、Avalonストリーミング・インターフェイス信号は示していません。
図 6. レシーバー信号この図では、Avalonストリーミング・インターフェイス信号は示していません。