AN 556: インテルFPGAにおけるデザイン・セキュリティー機能の使用

ダウンロード PDF
ID 683269
日付 11/12/2019
Public
ドキュメント目次
ドキュメント目次 x
インテル® FPGAにおけるデザイン・セキュリティー機能の使用
インテル® FPGAにおけるデザイン・セキュリティー機能の使用 x
デザイン・セキュリティー機能の概要 ハードウェアおよびソフトウェア要件 安全なコンフィグレーション・フローの実装手順 改ざん防止ビット・プログラミングのイネーブルの手順 サポートされているコンフィグレーション・スキーム セキュリティー・モードの検証 暗号化機能がイネーブルされたシリアル・フラッシュ・ローダーのサポート 単一のFPGAデバイスチェーンに対して暗号化がイネーブルされたシリアル・フラッシュ・ローダーのサポート 28nmおよび20nm FPGAのJTAGセキュアモード AN 556の改訂履歴: インテル FPGAにおけるデザイン・セキュリティー機能の使用
デザイン・セキュリティー機能の概要 x
セキュリティー暗号化アルゴリズム 不揮発性および揮発性キーのストレージ キー・プログラミング インテルArria 10およびインテルCyclone 10 GX Qcryptセキュリティー・ツール
インテルArria 10およびインテルCyclone 10 GX Qcryptセキュリティー・ツール x
Qcryptツールの使用 Qcryptツールのオプション Qcryptツール・セキュリティー・オプションのセキュリティー・レベル
ハードウェアおよびソフトウェア要件 x
ハードウェア要件 ソフトウェア要件
安全なコンフィグレーション・フローの実装手順 x
ステップ1： .ekpファイルの生成およびコンフィグレーション・ファイルの暗号化 ステップ2a: 揮発性キーのFPGAへのプログラム ステップ2b: 不揮発性キーのFPGAへのプログラム 暗号化されたコンフィグレーション・データを使用した40nm、28nmまたは20nm FPGAのコンフィグレーション
ステップ1： .ekpファイルの生成およびコンフィグレーション・ファイルの暗号化 x
インテル® Quartus® Prime開発ソフトウェアを使用したシングルデバイス .ekpファイルの生成およびコンフィグレーション・ファイルの暗号化 インテル® Quartus® Prime開発ソフトウェアのコマンドライン・インターフェイスを使用したシングルデバイス .ekpファイルの生成およびコンフィグレーション・ファイルの暗号化 インテル® Quartus® Prime開発ソフトウェアを使用したマルチデバイス .ekpファイルの生成およびコンフィグレーション・ファイルの暗号化
ステップ2b: 不揮発性キーのFPGAへのプログラム x
および インテル® Quartus® Prime開発ソフトウェアを使用した揮発性および不揮発性キーのプログラミング インテル® Quartus® Prime開発ソフトウェアを使用したシングルデバイスの揮発性または不揮発性キーのプログラミング インテル® Quartus® Prime開発ソフトウェアのコマンドライン・インターフェイスを使用したシングルデバイスの揮発性または不揮発性キーのプログラミング インテル® Quartus® Prime開発ソフトウェアを使用したマルチデバイスの揮発性または不揮発性キーのプログラミング インテル® Quartus® Prime開発ソフトウェアのコマンドライン・インターフェイスを使用したマルチデバイスの揮発性または不揮発性キーのプログラミング JTAG Technologiesを使用したキー・プログラミング
セキュリティー・モードの検証 x
JTAGセキュアモードでの検証
28nmおよび20nm FPGAのJTAGセキュアモード x
内部JTAGインターフェイス JTAGセキュアモードのデザイン例
JTAGセキュアモードのデザイン例 x
デザイン例の インテル® Quartus® Primeデザイン・コンポーネント LOCKおよびUNLOCK JTAG命令 JTAGセキュアモードの検証
インテル® FPGAにおけるデザイン・セキュリティー機能の使用

LOCKおよびUNLOCK JTAG命令

このリファレンス・デザインをArria Vデバイスにコンフィグレーションする際に改ざん防止ビットがイネーブルされていると、Arria Vデバイスは、電源投入およびコンフィグレーション後にJTAGセキュアモードになるため、必須のJTAG命令しか実行できません。

JTAGセキュアモードをディスエーブルするには、ユーザーロジックの start_unlock ポートをトリガーして UNLOCK JTAG命令を発行します。start_unlock ポートがhighになった後、UNLOCK JTAG命令が発行されます。UNLOCK JTAG命令が発行された後、デバイスはJTAGセキュアモードを終了します。これにより、必須と非必須の両方のJTAG命令が許可されます。

図 4.  LOCK または UNLOCK JTAG命令の実行


ユーザーロジックの start_lock ポートでは、LOCK JTAG命令の実行をトリガーします。LOCK JTAG命令の機能は、デバイスをJTAGセキュアモードに戻すことです。

表 21.  ユーザーロジックの入力および出力ポート
ポート 入力/出力 機能
clk_in 入力 ユーザーロジックのクロックソース。ユーザーロジックのfMAX は、タイミング・クロージャー解析に依存します。タイミング制約を適用し、パスでタイミング解析を実行して、fMAX を決定してください。
start_lock 入力 ロジックhigh。LOCK JTAG命令の内部JTAGインターフェイスに対する実行をトリガーします。
start_unlock 入力 ロジックhigh。 UNLOCK JTAG命令の内部JTAGインターフェイスに対する実行をトリガーします。
jtag_core_en_out 出力 User_logic_control_block の出力。このポートは、JTAG WYSIWYGアトムの corectl ポートに接続され、内部JTAGインターフェイスをイネーブルします。
tck_out 出力 User_logic_control_block の出力。このポートは、JTAG WYSIWYGアトムの tck_core ポートに接続されています。
tdi_out 出力 User_logic_control_block の出力。このポートは、JTAG WYSIWYGアトムの tdi_core ポートに接続されています。
tms_out 出力 User_logic_control_block の出力。このポートはJTAG WYSIWYGアトムの tms_core ポートに接続されています。
indicator 出力 この出力ピンのロジックhighは、LOCK または UNLOCK JTAG 命令の実行の完了を示しています。
関連情報
レベル 2 の表題