AN 875: インテル® Stratix® 10 EタイルPCBデザイン・ガイドライン

ダウンロード PDF
ID 683262
日付 3/12/2019
Public
ドキュメント目次
ドキュメント目次 x
1. はじめに 2. 56G PAM4チャネルのプラットフォーム・デザイン方法 3. AN 875: インテル® Stratix® 10 EタイルPCBデザイン・ガイドラインの文書改訂履歴
2. 56G PAM4チャネルのプラットフォーム・デザイン方法 x
2.1. インテル® Stratix® 10 Eタイル・トランシーバー・チャネル使用モード 2.2. インテル® Stratix® 10 Eタイル・シグナリング - PAM4とNRZ (PAM2) 2.3. PCBデザインフロー
2.3. PCBデザインフロー x
2.3.1. 56 Gbps PAM4規格のデザインターゲット 2.3.2. PCB材料およびスタックアップ・デザイン 2.3.3. FPGA PCBデザイン 2.3.4. PCBレイアウト前シミュレーション・フェーズ 2.3.5. PCBレイアウト後シミュレーション・フェーズ
2.3.2. PCB材料およびスタックアップ・デザイン x
2.3.2.1. 挿入損失 2.3.2.2. リターン損失 2.3.2.3. パッケージ損失およびクロストーク 2.3.2.4. PCBビアのデザイン 2.3.2.5. PCBコネクター 2.3.2.6. PCBデザインにおけるケーブルの使用
2.3.3. FPGA PCBデザイン x
2.3.3.1. FPGA PCBブレークアウト・デザインおよびリファレンス 2.3.3.2. 差動ペアのP/Nデスキュー方法 2.3.3.3. クロストーク - 差動ペアのNEXTおよびFEXT
1. はじめに
2. 56G PAM4チャネルのプラットフォーム・デザイン方法
3. AN 875: インテル® Stratix® 10 EタイルPCBデザイン・ガイドラインの文書改訂履歴

2.3.3.3. クロストーク - 差動ペアのNEXTおよびFEXT

PCBレイアウトでは、一般的なクロストーク・ソースは次のとおりです。
  • PCB BGAビア
    • ビア間の距離、近隣のグランドビア、およびバレルの長さの平行性
  • レイヤー遷移およびDCブロッキング・キャパシター用PCBビア
    • ビア間の距離、近隣のグランドビア、およびバレルの長さの平行性
  • PCBトレース
    • エッジ結合マイクロ・ストリップライン
      • ペアツーペアのエアギャップ、トレースからリファレンス・プレーンまでの距離、およびシミュレーションに基づくトレース結合長、すべてを組み合わせてFEXT <-50 dB、NEXT <-60 dBを取得
    • エッジ結合ストリップライン
      • ペアツーペアのエアギャップ、トレースからリファレンス・プレーンまでの距離、およびシミュレーションに基づくトレース結合長は、すべてを組み合わせてFEXT <-50 dB、NEXT <-60 dBを取得
  • コネクター
    • ベンダー、タイプ、ピン割り当て、フットプリントなど

クロストークの他の原因は、パッケージ損失の項で説明したパッケージです。 インテル® Stratix® 10 Eタイル向けに達成したパッケージ・クロストークは、NEXTでは -60 dB未満、FEXTでは -50 dB未満です。

BGAビアでのクロストーク

BGAビアのクロストークに影響する複数の要因には次の事項を含みます。
  • ピン割り当て
    • 信号ピン間の相互距離
    • 信号ピンとリファレンス (グランド) ピンとの距離
  • 配線レイヤーの割り当て
    • BGAチップにより近い配線レイヤーを使用すると、ビアバレルが短く、垂直信号ビア間の結合が少ない。
  • ビア・アンチパッド・サイズ
    • ビア・アンチパッドを大きなサイズに調整して、低ビア・インピーダンスの問題を軽減すると、リファレンスへの結合が少なくなるため、クロストークが増加する可能性があります。クロストーク効果をビア・インピーダンスの最適化中にデザインのトレードオフとして含めます。
  • PCBスタックアップ
    • 同じスタックアップ厚さ内のより多くのリファレンス・プレーン (つまり、より高密度のリファレンス・プレーン) では、より高いカップリングをリファレンスに提供します。結果として、クロストークが低減されます。
次の図で示しているのは、BGAビア・クロストークが少ない場合の配線レイヤーの割り当て例です。高速差動信号の一般的なブレークアウト・レイヤーの割り当てを示しています。6つある隣接信号ビアのペアは、この例ではクロストーク・ソースとして機能します。最悪の結合ペアは、カラム/ロウ間のグランドの数 (垂直グランドビア) によります。最下位レイヤーのブレークアウト・ビア間の結合によって、大きなクロストークが提供されます。これは、長いビアバレルの平行性のためです。6つの近接信号の平行性によるクロストークも図に示しています。
図 22. 配線レイヤーの割り当てにおけるBGAビアバレル平行性とクロストーク

BGAビア間クロストークの低減方法

BGAビア間のクロストークを低減するためのこつは次のとおりです (下図に示す) :
  • 隣接信号のブレークアウト・レイヤーをずらし、ビアの平行性を低減します。
  • n層ボードの場合 :
    • i+j <= n+1のとき、レイヤーiおよびjでブレークアウトのある隣接信号ビアを使用します。
    • トレース耐性/マージンへのドリルには、シングルトレースのブレークアウトが必要になる場合があります。
図 23. 配線レイヤーの割り当てのBGAビア・クロストークの低減方法
次の図で示しているのは、上記の 配線レイヤーの割り当てにおけるBGAビアバレルの平行性とクロストークというタイトルの図で示している例のブレークアウト・レイヤーの最終割り当てです。この割り当てでは、6つの隣接する高速差動信号ビアのペアへのクロストークが改善されています。この例では、18層のボードが使用されており、隣接からのビアバレルの平衡性が削減されています。シングルエンド・トレース・ブレークアウトが、ドリル・トレース間耐性およびバックドリル・トレース間耐性のために必要になる場合があります。
図 24. BGAビアのクロストーク低減による最終的なブレークアウト・レイヤーの割り当て
レベル 2 の表題