インテルのみ表示可能 — GUID: sss1452752710693
Ixiasoft
1.6. パワー・シーケンシング
アルテラは、EPCデバイスのPORが完了する前に、FPGAのVCCINT電源をパワーアップすることを要求します。
CONF_DONE信号がlowに引き下げられた後に、EPCデバイスのOE信号がhighになるように、パワーアップのコントロールが必要です。EPCデバイスはFPGAがパワーアップされる前にPORを終了すると、CONF_DONE信号はプルアップ抵抗によってhighに保持されるためhighです。EPCデバイスがPORを終了する場合、OEが解放されてプルアップ抵抗によってhighに引き上げられます。EPCデバイスはOEの立ち上がりエッジでnCS信号をサンプリングするため、CONF_DONE信号においてhighレベルを検出し、アイドルモードに入ります。この状態では、DATAおよびDCLK出力はトグルせず、コンフィギュレーションが開始されません。EPCデバイスは、正しくパワーダウンされてからパワーアップされる場合のみ、このモードを脱出します。
注: EPCデバイスが適切にコンフィギュレーション・モードに入るように、FPGAは必ず、EPCデバイスがPORを終了する前に、パワーアップを完了する必要があります。
このパワーアップ・シーケンスを確保するために、ピンで選択可能なPORタイム機能が役立ちます。EPCデバイスには、PORSELがhighレベルに設定される場合での2msPOR設定と、PORSELがlowレベルに設定される場合での100msPOR設定の2通りの設定があります。より多くのマージンについては、100msの設定を選択することによって、FPGAはコンフィギュレーションが実行される前にパワーアップ可能です。
その他には、電源監視回路またはパワーグッド信号を用いて、両方の電源が安定するまでFPGAのnCONFIGピンをlowにアサートされるように維持することができます。これにより、コンフィギュレーションが成功する正しいパワーアップ・シーケンスが確保されます。