インテルのみ表示可能 — GUID: sss1452752700587
Ixiasoft
1.5. パワー・オン・リセット
POR回路は、電源電圧のレベルが安定するまで、システムをリセット状態に維持します。PORタイムは、VCCランプ・タイムおよびユーザー・プログラマブルPOR遅延カウンタからなります。電源が安定し、PORカウンタが満了すると、POR回路がOEピンを解放します。PORタイムは、外部デバイスによりOEピンをlowに駆動することによって、さらに延長することができます。
重要: PORが完了するまでは、JTAGまたはISP命令を実行しないでください。
EPCデバイスでは、プログラム可能なPOR遅延設定をサポートします。ユーザーはPOR遅延をデフォルトの100ms設定にするか、高速なパワーアップが必要とされるシステムに対しては2msに低減されたPOR遅延にするか設定できます。PORSEL入力ピンが、ロジックhighレベルでは2ms遅延を選択し、ロジックlowレベルでは100ms遅延を選択するように、このPOR遅延をコントロールします。
以下の条件でEPCデバイスがリセット状態に入ります。
- PORリセットが、初期パワーアップにおけるVCCランプ・アップ時に開始するか、またはVCCが安定した後での時点を問わずVCCが最低動作条件より下回る時に発生する
- FPGAがCRCエラーを検出する場合やFPGAのnCONFIG入力ピンがアサートされる場合など、FPGAがnSTATUSをlowに駆動することによって、リコンフィギュレーションを開始する
- コントローラがコンフィギュレーションのエラーを検出し、アルテラFPGAのリコンフィギュレーションを開始するようにOEをアサートする(例えば、すべてのコンフィギュレーション・データが送信された後、CONF_DONEがlowのままである時)