インテルのみ表示可能 — GUID: sss1452752670483
Ixiasoft
1.3.7.1. JTAGベースのプログラミング
EPCデバイスに実装されているIEEE規格1149.1のJTAGバウンダリ・スキャンは、配線および機能性の検証を容易にします。EPCデバイスもISPモードをサポートします。EPCデバイスは、IEEE規格1532ドラフト2.0の仕様に準拠しています。
コンフィギュレーション・コントローラのJTAGユニットは、フラッシュ・メモリと直接通信します。コントローラがISP命令を処理し、必要なフラッシュ動作を実行します。EPCデバイスは10MHzの最大JTAG TCK周波数をサポートします。
JTAGベースのISP中では、外部フラッシュ・インタフェースが利用できません。JTAGインタフェースがフラッシュ・メモリをプログラムする前に、オプションのJTAG命令(PENDCFG)でFPGAのnCONFIGピン(nINIT_CONFピンを使用)をアサートすることができます。そうすることによって、FPGAはリセット状態に維持し、内部フラッシュ・アクセスがすべて終了します。この機能により、JTAG ISPおよび外部FPGAまたはプロセッサ両方が同時にフラッシュにアクセスする際に起きる、フラッシュ・ピンでの競合を防止します。JTAG命令のコンフィギュレーション開始(nINIT_CONF)が更新されると、nINIT_CONFピンが解放されます。結果として、FPGAはフラッシュに格納されている新しいコンフィギュレーション・データによりコンフィギュレーションされます。
Quartus IIソフトウェアにおいて、Programmer optionsウインドー(オプション・メニュー)内でInitiate configuration after programmingオプションを有効にすることによって、JTAG命令のコンフィギュレーション開始(nINIT_CONF)をプログラミング・ファイルに追加できます。