インテルのみ表示可能 — GUID: sss1452752484740
Ixiasoft
1.2. 特長
EPCデバイスは、次の機能を備えています。
- Altera® ACEX® 1K、APEX® 20K（APEX 20K、APEX 20KCおよびAPEX 20KEを含む)、APEX II、Arria® GX、Cyclone®、Cyclone II、FLEX® 10K（FLEX 10KEおよびFLEX 10KAを含む）、Mercury®、Stratix® IIおよびStratix II Gxデバイス向けのシングル・チップ・コンフィギュレーション・ソリューション
- コンフィギュレーション・データのストレージ用に4、8および16メガビットのフラッシュ・メモリを内蔵
- オンチップ復元機能により、有効コンフィギュレーション集積度がほぼ倍増
- 標準フラッシュ・ダイおよびコントローラ・ダイをシングル・スタック・チップ・パッケージに集積
- 外部フラッシュ・インタフェースにより、フラッシュのパラレル・プログラミングと外部プロセッサによる未使用メモリ領域へのアクセスをサポート
- 外部フラッシュ・インタフェースを介したフラッシュ・メモリー・ブロックまたはセクタ保護機能
- EPC4とEPC16デバイスでのサポート
- システム全体で最大8つまでのコンフィギュレーションで、リモートおよびローカル・リコンフィギュレーションへのページモードのサポート
- Stratixシリーズのリモート・システム・コンフィギュレーション機能と互換
- DCLKサイクルあたり8ビットのデータ出力のバイト幅コンフィギュレーション・モードのファースト・パッシブ・ パラレル（FPP）をサポート
- アルテラFPGAの真のnビット並行コンフィギュレーション（n = 1、2、4および8）をサポート
- パワー・オン・リセット（POR）時間に2msまたは100msをピンで選択可能
- プログラマブル入力ソースおよび周波数合成をサポートするコンフィギュレーション・クロック
- 複数のコンフィギュレーション・クロック・ソース（内蔵オシレータおよび外部クロック入力ピン）をサポート
- 最大周波数100MHzの外部クロック・ソース
- デフォルトが10MHzの内蔵オシレータは33、50および66MHzのより高い周波数にプログラム可能
- ユーザ・プログラマブルな分周カウンタによりサポートされるクロック合成
- 100 ピン・プラスチック・クワッド・フラット・パック（PQFP）および88ピン Ultra FineLine BGA（UFBGA）パッケージで供給
- 100ピンのPQFPパッケージでサポートされるすべてのデバイス間でのバーティカル・マイグレーション
- 3.3Vの電源電圧（コアおよびI/O）
- IEEE 1532 ISP（in-system programmability）標準規格の仕様に準拠したハードウェア
- STAPL（Jam™ Standard Test and Programming Language）によるISPをサポート
- JTAGバウンダリ・スキャンをサポート
- nINIT_CONFピンにより、プライベートJTAG命令でFPGAコンフィギュレーションを開始可能
- 常時イネーブル状態のnINIT_CONFピンの内部プルアップ抵抗
- nCSおよびOEピン上のユーザ・プログラマブルな内部ウィーク・プルアップ抵抗
- 外部フラッシュ・インタフェースのアドレス・ラインおよびコントロール・ライン上の内部ウィーク・プルアップ抵抗、データ・ライン上のバス・ホールド
- 消費電力を低減するスタンバイ・モード
注:
FPGAコンフィギュレーション手法と最新の機能について詳しくは、該当するデバイス・ハンドブックのコンフィギュレーションの章を参照してください。