1.3.1.1. コンフィギュレーション信号
| EPCデバイス・ピン | アルテラFPGAピン | 説明 |
|---|---|---|
| DATA[ ] | DATA[ ] | コンフィギュレーション・データがDCLKの立ち上がりエッジでラッチされ、EPCデバイスからFPGAに送信される。 |
| DCLK | DCLK | EPCデバイスで生成したクロックで、FPGAがDATA[ ]ピン上に提供されるコンフィギュレーション・データをラッチする。 |
| nINIT_CONF | nCONFIG | JTAGのコンフィギュレーション開始命令（INIT_CONF）でFPGAリコンフィギュレーションを開始するのに使用されるEPCデバイスからのオープン・ドレイン出力。JTAG命令のINIT_CONFが必要とされない場合、この接続は不要。nINIT_CONFピンはnCONFIGピンに接続されない場合、nCONFIGを直接またはプルアップ抵抗を通じてVCCに接続する必要がある。 |
| OE | nSTATUS | オープン・ドレインの双方向コンフィギュレーション・ステータス信号であり、POR際にEPCデバイスまたはFPGAいずれかによってlowに駆動され、コンフィギュレーション際でのエラーを通知する。OE上での低いパルスはEPCデバイスのコントローラをリセットする。 |
| nCS | CONF_DONE | コンフィギュレーション完了の出力信号はFPGAによって駆動される。 |