インテルのみ表示可能 — GUID: mwh1410383515225
Ixiasoft
2.4.4.5.1. デフォルトのマルチサイクル解析
2.4.4.5.2. エンド・マルチサイクル・セットアップ = 2、エンド・マルチサイクル・ホールド = 0
2.4.4.5.3. エンド・マルチサイクル・セットアップ = 2、エンド・マルチサイクル・ホールド = 1
2.4.4.5.4. 同じ周波数のクロック (送信先クロックのオフセットあり)
2.4.4.5.5. 送信元クロック周波数の倍数になる送信先クロック周波数
2.4.4.5.6. 送信元クロック周波数の倍数になる送信先クロック周波数 (オフセットあり)
2.4.4.5.7. 送信先クロック周波数の倍数になる送信元クロック周波数
2.4.4.5.8. 送信先クロック周波数の倍数になる送信元クロック周波数 (オフセットあり)
2.5.1. Fmax 概要レポート
2.5.2. Report Timingレポート
2.5.3. ソースファイルごとのタイミングレポート
2.5.4. データ遅延レポート
2.5.5. ネット遅延レポート
2.5.6. クロックレポートおよびクロック・ネットワーク・レポート
2.5.7. クロック間転送レポート
2.5.8. メタスタビリティー・レポート
2.5.9. CDC Viewer レポート
2.5.10. 非同期 CDC レポート
2.5.11. ロジック深度レポート
2.5.12. 近隣パスレポート
2.5.13. レジスター分布レポート
2.5.14. ルーティング着目ネットレポート
2.5.15. リタイミング制約レポート
2.5.16. レジスター統計情報レポート
2.5.17. パイプライン情報レポート
2.5.18. 時間借用データレポート
2.5.19. 例外レポートおよび例外範囲レポート
2.5.20. ボトルネック・レポート
2.5.21. タイミングの確認
2.5.22. SDCレポート
インテルのみ表示可能 — GUID: mwh1410383515225
Ixiasoft
1. タイミング解析の概要
更新対象: |
---|
インテル® Quartus® Prime デザインスイート 24.1 |
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。 |
デザインの包括的なタイミング解析により、回路のパフォーマンスの検証、タイミング違反の特定、タイミング目標の達成に向けたフィッターによるロジック配置の駆動を行うことができます。 Quartus® Prime のタイミング・アナライザーは、業界標準の制約および解析手法を使用して、デザインのレジスター間のパス、I/O パス、および非同期リセットパスのすべてのデータ所要時間、データ到着時間、およびクロック到着時間を報告します。
タイミング・アナライザーは、必要なタイミングの関係がすべて満たされていることを確認することで、デザインの正しい機能を保証します。また、指定した制約に対して実際の信号到着時間を確認します。このユーザーガイドでは、基本的なタイミング解析の概念を紹介するとともに、 Quartus® Prime のタイミング・アナライザーを使用する際の詳細な手順を説明します。