インテルのみ表示可能 — GUID: sss1438765036931
Ixiasoft
インテルのみ表示可能 — GUID: sss1438765036931
Ixiasoft
4.3.9. SCFIFO および DCFIFO の Show-ahead モード
Normal モードの場合、FIFO Intel® FPGA IP コアは、rdreq ポートを通常の読み出し要求として処理し、ポートがアサートされた際にのみ読み出し動作を実行します。
Show-ahead モードの場合、FIFO Intel® FPGA IP コアは、rdreq ポートを読み出し肯定応答として処理し、empty が Low の際に、rdreq 信号をアサートすることなく FIFO Intel® FPGA IP コア内の有効なデータの最初のワードを自動的に出力します。rdreq 信号をアサートすることにより、FIFO Intel® FPGA IP コアは次のデータワードを出力します (利用可能な場合)。
データは、rdreq のアサート後に表示されます。

データは、rdreq がアサートされる前に表示されます。
