インテル® Agilex™ エンベデッド・メモリー・ユーザーガイド

ID 683241
日付 4/25/2022
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

4.4. Shift Register (RAM-based) Intel® FPGA IP

Shift Register (RAM-based) Intel® FPGA IPには、従来のシフトレジスターにはない機能が含まれています。標準のフリップフロップで実装される従来のシフトレジスターは、大規模なシフトレジスターに多くのロジックセルを使用します。Shift Register (RAM-based) Intel® FPGA IPはデバイスのメモリーブロックに実装されるため、ロジックセルとルーティング・リソースの使用が削減されます。ローカル・データ・ストレージを必要とするデジタル信号処理 (DSP) アプリケーションなどの複雑なデザインでは、Shift Register (RAM-based) Intel® FPGA IPをシフトレジスターとして実装すると、より効率的になります。

Shift Register (RAM-based) Intel® FPGA IPは、タップを備えるパラメーター化されたシフトレジスターです。タップは、シフト・レジスター・チェーンの特定のポイントにあるシフトレジスターからのデータ出力を提供します。タップからの出力を使用するロジックを追加して、アプリケーションを増やすことができます。IPの出力タップ機能は、線形帰還シフトレジスター (LFSR) や有限インパルス応答 (FIR) フィルターなどのアプリケーションに役立ちます。