インテル® Agilex™ エンベデッド・メモリー・ユーザーガイド

ID 683241
日付 1/08/2021
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

4.3.5. SCFIFOのALMOST_EMPTY機能のタイミング

SCFIFOでは、設定しているalmost_empty_valueよりもusedwが低い場合に almost_emptyがアサートされます。almost_empty信号は、出力でのデータの準備状況を考慮しません。almost_empty_valueの設定が低すぎる場合は、SCFIFOでalmost_emtpy信号がアサートされずにempty信号がアサートされる可能性があります。

図 36.  almost_empty信号をアサートせずにempty信号がアサートされる場合の例

この例では、almost_empty_valueは1です。これは、usedwが0になるとalmost_emptyがアサートされることを意味します。読み出し要求を受信する前に、FIFOには3つのワードがあります。最初の読み出し後に、wrreqがアサートされ、rdreq信号はHighで保持されています。usedwは2で維持されます。次のサイクルで、wrreqがデアサートされていますが、別のrdreqが進行しています。usedwが1に減少します。almost_emtpy信号はLowで保持されます。ただし、書き込みレイテンシーのため、書き込みデータはFIFOに書き込まれていません。empty信号がアサートされ、FIFOが空であることを示します。