インテル® Agilex™ エンベデッド・メモリー・ユーザーガイド

ID 683241
日付 1/08/2021
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

4.3.8.1. DCFIFOコンパイル時の回復と削除のタイミング違反警告

DCFIFOを含むデザインのコンパイル時に、 インテル® Quartus® Prime開発ソフトウェアは、回復および削除に関するタイミング違反警告を発行する場合があります。

aclrから読み出し側のクロックドメインへの転送を表す警告は無視しても問題ありません。デザインがタイミングを満たすことを保証するには、ACLRシンクロナイザーを読み出しドメインと書き込みドメインの両方に対して有効にします。

読み出しドメインと書き込みドメインの両方に対してACLRシンクロナイザーを有効にするには、FIFO Intel FPGA IPコアのDCFIFO 2タブで、Asynchronous clearAdd circuit to synchronize ‘aclr’ input with ‘wrclk’Add circuit to synchronize ‘aclr’ input with ‘rdclk’をオンにします。

注: 正しいタイミング解析を行うため、インテルでは、aclr信号を使用する際に、タイミング・アナライザー・ツールのRemoval and Recovery Analysisオプションを有効にすることを推奨しています。タイミング・アナライザー・ツールにおいて、解析はデフォルトでオンになっています。

Add circuit to synchronize ‘aclr’ input with ‘wrclk’およびAdd circuit to synchronize ‘aclr’ input with ‘rdclk’オプションが有効になっている場合は、リセットパスに次のフォルスパスの割り当てを適用することができます。

  • set_false_path -to *dcfifo:dcfifo_component|dcfifo_*:auto_generated|dffpipe_*:wraclr|dffe*a[0]
  • set_false_path -to *dcfifo:dcfifo_component|dcfifo_*:auto_generated|dffpipe_*:rdaclr|dffe*a[0]