インテル® Agilex™ エンベデッド・メモリー・ユーザーガイド

ID 683241
日付 1/08/2021
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

2.8. コヒーレント読み出しメモリー

コヒーレント読み出しメモリーの機能を使用すると、単一のクロックサイクルで、同じメモリーコンテンツに書き込まれる出力データを読み出すことができます。つまり、Read-During-Write操作時に新しいデータ (フロースルー) の動作が発生します。この機能は、M20Kのブロックにのみ適用され、シングルクロックのコンフィグレーションでのみサポートされます。

コヒーレント読み出しメモリーの機能がレジスターされる出力とともに有効になっており、Force-to-Zeroの機能が無効になった状態でM20Kブロックがコンフィグレーションされている場合、出力レジスターのデータは、読み出しイネーブル (rden) 信号がLowの際に、コヒーレント読み出し回路を介して保持されます。詳細は、図 9 および図 10 を参照してください。この回路は、M20Kブロックのラッチからデータをフェッチするのではなく、ループのように動作します。非同期クリア (aclr) もしくは同期クリア (sclr) がアサートされてM20Kブロックの出力レジスターがクリアされると、rden信号が再度アサートされた後の次のクロックサイクルまで、出力は0で保持されます。

図 9. インテルAgilexのブロックにおけるコヒーレント読み出しメモリーの動作次の図は、レジスターされる出力とともにコヒーレント読み出しメモリーの機能が有効になっており、Force-To-Zeroの機能が無効になっている場合のコヒーレント読み出しメモリーの動作例を表しています。クリア信号がHighにアサートされている際に、M20Kブロックは読み出しを行いません。
コヒーレント読み出しメモリーの機能を使用する場合は、次のコンフィグレーションを使用することができません。
  • シンプル・デュアルポート以外の動作モード
  • ポート幅が異なるシンプル・デュアルポート
  • バイト・イネーブル
  • ECC
  • 幅の広いシンプル・デュアルポート
  • デュアルクロックのコンフィグレーション
図 10. コヒーレント読み出しメモリー回路の簡略ブロック図
図 11. 出力がレジスターされない場合のコヒーレント読み出しメモリーの動作次の図は、出力がレジスターされない場合のコヒーレント読み出しメモリーの波形を示しています。
図 12. 出力がレジスターされる場合のコヒーレント読み出しメモリーの動作次の図は、出力がレジスターされる場合のコヒーレント読み出しメモリーの波形を示しています。