インテル® Agilex™ エンベデッド・メモリー・ユーザーガイド

ID 683241
日付 1/08/2021
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

3.7. クロック信号と他の制御信号の同時変更に関する制限

イベントベースのシミュレーターで、エンベデッド・メモリーのシミュレーション・モデルを使用してシミュレーションを実行する場合は、クロック信号と他の制御信号 (つまり、アドレス信号とデータ信号) を同時に変更しないようにする必要があります。例えば、読み出しイネーブル信号を正のクロックエッジの到着と同時に変更すると、シミュレーターは、読み出しイネーブル信号を正のクロックエッジの後または前に発生するようにスケジュールします。つまり、読み出しイネーブルと正のクロックエッジ間でデルタ遅延が発生し、シミュレーションで予期しない動作が発生する可能性があります。この予期しない動作を回避するため、インテルでは、クロック信号と他の制御信号の間に遅延を挿入することを推奨しています。