5.3. MAX V CPLD 5M2210 システム・コントローラー

Arria 10 SoC 開発キット・ユーザーガイド

ダウンロード PDF

ID 683227

日付 9/05/2017

バージョン current

Public

インテルのみ表示可能 — GUID: iga1438035420091

Ixiasoft

詳細を見る

5.3. MAX V CPLD 5M2210 システム・コントローラー

ボードは、次の目的でアルテラ MAX V CPLD である 5M2210ZF256 システム・コントローラーを使用します。

パワーシーケンス
システム・リセット・コントローラー
PCIe, FMC スロット・パワー・シーケンス
FPGA PS コンフィグレーション・コントローラー
I²C マスター・コントローラー
UART レベルシフター
HPS SPI I/O エクスパンダー
HPS 共有 I/O

表 17. MAX V CPLD システム・コントローラー・デバイスのピン配置
I/O バンク	ボード・リファレンス	ピン名	ピンタイプ	I/O 規格	説明
3	E14	P0V9Pgood	シュミットトリガー入力	3.3 V	0.9 V パワーレールのパワーグッド信号 ( アクティブ High)
3	C14	HPS_Pgood	シュミットトリガー入力	3.3 V	HPS コア電圧パワーグッド信号
3	C15	PN0V95pgood	シュミットトリガー入力	3.3 V	0.95 V 電源パワーグッド信号 ( アクティブ High)
3	E13	1V0_Pgood	シュミットトリガー入力	3.3 V	1V0 電源パワーグッド信号 ( アクティブ High)
3	E12	1V8_Pgood	シュミットトリガー入力	3.3 V	1V8 電源パワーグッド信号 ( アクティブ High)
3	D15	2V5_Pgood	シュミットトリガー入力	3.3 V	2V5 電源パワーグッド信号 ( アクティブ High)
3	F14	3V3_Pgood	シュミットトリガー入力	3.3 V	3V3 電源パワーグッド信号 ( アクティブ High)
3	D16	PGM_LED2	OC	3.3 V	FPGA ステータス LED
3	F13	5V0_Pgood	シュミットトリガー入力	3.3 V	5V0 電源パワーグッド信号 ( アクティブ High)
3	E15	HILOHPS_VDDPGood	シュミットトリガー入力	3.3 V	HPS_HILO 電源パワーグッド信号
3	E16	HILO_VDDPGood	シュミットトリガー入力	3.3 V	HILO VDD 電源パワーグッド信号
3	F15	HILO_VDDQPGood	シュミットトリガー入力	3.3 V	HILO VDDQ 電源パワーグッド信号
3	G14	FMCAVADJPGood	シュミットトリガー入力	3.3 V	FMC VADJ 電源パワーグッド信号
3	F16	FMCBVADJPGood	シュミットトリガー入力	3.3 V	FMC VADJ 電源パワーグッド信号
3	G13	10V_Fail_n	シュミットトリガー入力	3.3 V	10.11 V 以下の A10_12V 入力 ( アクティブ Low)
3	G15	10V_good	シュミットトリガー入力	3.3 V	10.62 V 以上のA10_12V 入力 ( アクティブ Low)
3	G12	LTFAUL0	入力 / 出力	3.3 V	LT2977 フォールト信号
3	G16	LTPWRGD	入力 / 出力	3.3 V	LT2977 パワーグッド入力
3	H14	FAC2MPgood	出力	3.3 V	FMCA_EN と FMCA_AUXEN がイネーブルされてから 30 ms 遅延です。
3	H15	FBC2MPgood	出力	3.3 V	FMCB_EN と FMCB_AUXEN がイネーブルされてから 30 ms 遅延です。
3	H13	FAM2CPgood	シュミットトリガー入力	3.3 V	このフラグは、MAX V I / O CPLD BANK3 電源が FMC POWER を使用中に、FMC DC カードからの電力が良好であることを示します。
3	H16	TSENSE_ALERTn	シュミットトリガー入力	3.3 V	I²C がハングした際の SMBUS アラートビット
3	J13	OVERTEMPn	シュミットトリガー入力	3.3 V	しきい値以上の温度
3	J16	FAN_EN	出力	3.3 V	FAN イネーブル ( アクティブ High)
3	J12	MAXV_USB_CLK	クロック入力	3.3 V	USB-blaster からのクロック入力
3	H12	NC	-	3.3 V	-
3	J14	NC	-	3.3 V	-
3	J15	A10_EN	出力	3.3 V	Arria 10 12 V 入力イネーブル ( アクティブ High)
3	K16	A10_0V9_EN	出力	3.3 V	0.9 V の電源イネーブル ( アクティブ High)
3	K13	A10_0V95_EN	出力	3.3 V	0.95 V の電源イネーブル ( アクティブ High)
3	K15	A10_1V0_EN	出力	3.3 V	1.0 V の電源イネーブル ( アクティブ High)
3	K14	A10_1V8_EN	出力	3.3 V	1.8 V の電源イネーブル ( アクティブ High)
3	L16	IO_EN	出力	3.3 V	Arria 10 I/O 電源イネーブル ( アクティブ High)
3	L11	PCIE_Auxen	出力	3.3 V	PCIE Aux 電源イネーブル ( アクティブ High)
3	L15	PCIE_EN	出力	3.3 V	PCIE 3V3 イネーブル ( アクティブ high)
3	L12	FMCA_AUXEN	出力	3.3 V	FMCA Aux 電源イネーブル ( アクティブ High)
3	M16	FMCA_EN	出力	3.3 V	FMCA3V3 イネーブル ( アクティブ High)
3	L13	FMCB_AUXEN	出力	3.3 V	FMCB Aux 電源イネーブル ( アクティブ High)
3	M15	FMCB_EN	出力	3.3 V	FMCB3V3 イネーブル ( アクティブ High)
3	L14	Pmbus_Altertn	シュミットトリガー入力	3.3 V	I²C がハングすると、Pmbus アラートビットが入力されます。
3	N16	IO3V3_Discharge	出力	3.3 V	IO3V3 に対する 6A の負荷放電 ( アクティブ High)
3	M13	PLL1V8_discharge	出力	3.3 V	IO3V3 に対する 3A の負荷放電 ( アクティブ High)
3	N15	NC	-	3.3 V	-
3	N14	LTCNTRL0	出力	3.3 V	LT2977 制御 0
3	P15	LTCNTRL1	出力	3.3 V	LT2977 制御 1
3	P14	LTWDI_RESETN	出力	3.3 V	LT2977 リセット
3	D13	FAPRSNT_n	シュミットトリガー入力	3.3 V	FMCA DC カードの検出信号
3	D14	FBPRSNT_N	シュミットトリガー入力	3.3 V	FMCB DC カードの検出信号
3	F11	USB_Vflagn	シュミットトリガー入力	3.3 V	EXT USB 電源の過電流フラグ
3	F12	NC	-	3.3 V	-
3	K12	NC	-	3.3 V	-
3	M14	NC	-	3.3 V	-
3	N13	NC	-	3.3 V	-
4	R1	A10_2L_SDA	入力 / OC	3.3 V	I²C データライン
4	P4	A10_2L_SCL	OC	3.3 V	I²C クロックライン
4	T2	A10I2CEN	出力	3.3 V	Arria 10 HPS I²C をイネーブルします。( アクティブ High)
4	P5	A10PMBUSEN	出力	3.3 V	Arria 10 FPGA I²C をイネーブルします。( アクティブ High)
4	R3	A10_PMBUSDIS_N	出力	3.3 V	Arria 10 FPGA PMBus アクセスをディスエーブルします。( アクティブ Low)
4	N5	UARTA_RX	入力	3.3 V	USB-UART からの HPS UART RX 入力
4	P6	UARTA_TX	出力	3.3 V	USB-UART への HPS UART TX 出力
4	N6	PCIE_PRSNT2n	入力	3.3 V	PCIe DC カードからの検出信号
4	R5	SFPA_LOS	入力	3.3 V	SFP+ A ソケットロス信号 ( アクティブ Low)
4	M6	SFPA_TXFAULT	入力	3.3 V	SFP + A ソケット TX フォールト信号 ( アクティブ Low)
4	T5	SFPGA_TXDISABLE	出力	3.3 V	SFP+ A ソケット TX ディスエーブル信号 ( アクティブ Low)
4	P7	SFPA_RATESEL0	出力	3.3 V	SFP + A RX 信号方式レート選択、0 <4.25 GBd、1> 4.25 GBd
4	R6	SFPA_RATESEL1	出力	3.3 V	SFP +A TX 信号方式レートの選択、0<4.25 GBd、1 > 4.25 GBd
4	N7	SFPB_TXDISABLE	出力	3.3 V	SFP+ B ソケット TX ティスエーブル信号 ( アクティブ Low)
4	M7	SFPB_RATESEL0	出力	3.3 V	SFP+ B RX 信号方式レートの選択、0<4.25 GBd、1 > 4.25 GBd
4	R7	SFPB_RATESEL1	出力	3.3 V	SFP +B TX 信号方式レートの選択、0<4.25 GBd、1 > 4.25 GBd
4	P8	SFPB_LOS	入力	3.3 V	SFP+ A ソケットロス信号 ( アクティブ Low)
4	T7	SFPB_TXFAULT	入力	3.3 V	SFP+ A ソケット tx 障害信号 ( アクティブ Low)
4	N8	SFPA_MOD0_PRSNTn	入力	3.3 V	スロット A での SFP+ モジュールの検出信号 ( アクティブ Low)
4	R8	SFPB_MOD0_PRSNTn	入力	3.3 V	スロット B での SFP+ モジュールの検出信号 ( アクティブ Low)
4	T8	NC	-	3.3 V	-
4	T9	NC	-	3.3 V	-
4	R9	Eneta_HPS_Intn	入力	3.3 V	イーサネット・ポート 3 からの割り込み入力
4	M9	Logic_resetn	入力	3.3 V	FPGA_logic リセット入力
4	M8	EXT_intn	入力	3.3 V	HPS 外部割り込み
4	M10	UART1_RX	入力	3.3 V	DB9 RS232 UART RX
4	R10	UART1_TX	出力	3.3 V	DB9 RS232 UART TX
4	N10	NC	出力	3.3 V	-
4	T11	LMK_reset	出力	3.3 V	LMK クロック・クリーナー・リセット ( アクティブ High)
4	P10	NC	-	3.3 V	-
4	R11	NC	-	3.3 V	-
4	T12	ENET_HPS_RESETn	出力	3.3 V	イーサネット・ポート 3 のリセット ( アクティブ Low)
4	N11	USB_RESET	出力	3.3 V	USB PHY のリセット ( アクティブ High)
4	T13	PCIE_PERSTn	出力	3.3 V	`PCIE_auxEn`と`PCIE_EN`がアクティブではない場合、この信号は Low で保つ必要があります。`PCIE_EN`がアクティブになってから 15 ms 後にこの信号を High に設定します。PCIe RC スロットはリセットで、アクティブ Low です。
4	R13	RESET_HPS_UARTA_N	出力	3.3 V	UART_RESET ( アクティブ Low)
4	R12	MAX2toMAXV0	入力 / 出力	3.3 V	MAX II と MAX V の間のインターバス
4	P11	MAX2toMAXV1	入力 / 出力	3.3 V	MAX II と MAX V の間のインターバス
4	N12	MAX2toMAXV2	入力 / 出力	3.3 V	MAX II と MAX V の間のインターバス
4	R14	MAX2toMAXV3	入力 / 出力	3.3 V	MAX II と MAX V の間のインターバス
4	P12	MAX2toMAXV4	入力 / 出力	3.3 V	MAX II と MAX V の間のインターバス
4	T15	MAX2toMAXV5	入力 / 出力	3.3 V	MAX II と MAX V の間のインターバス
4	R16	MAX2toMAXV6	入力 / 出力	3.3 V	MAX II と MAX V の間のインターバス
4	P13	MAX2toMAXV7	入力 / 出力	3.3 V	MAX II と MAX V の間のインターバス
4	M11	MAX2toMAXV8	入力 / 出力	3.3 V	MAX II と MAX V の間のインターバス
4	M12	MAX2toMAXV9	入力 / 出力	3.3 V	MAX II と MAX V の間のインターバス
4	N9	MAX2toMAXV10	入力 / 出力	3.3 V	MAX II と MAX V の間のインターバス
4	R4	MAX2toMAXV11	入力 / 出力	3.3 V	MAX II と MAX V の間のインターバス
4	T10	MAX2toMAXV12	入力 / 出力	3.3 V	MAX II と MAX V の間のインターバス
4	T4	MAX2toMAXV13	入力 / 出力	3.3 V	MAX II と MAX V の間のインターバス
2	D4	USER_LED_FPGA0	OC	2.5 V	USER FPGA LED 0 出力
2	B1	USER_LED_FPGA1	OC	2.5 V	USER FPGA LED 1 出力
2	C5	USER_LED_FPGA2	OC	2.5 V	USER FPGA LED 2 出力
2	C4	USER_LED_FPGA3	OC	2.5 V	USER FPGA LED 3 出力
2	B4	USER_LED_HPS0	OC	2.5 V	HPS LED 0 出力
2	D6	USER_LED_HPS1	OC	2.5 V	HPS LED 1 出力
2	E6	USER_LED_HPS2	OC	2.5 V	HPS LED 2 出力
2	B5	USER_LED_HPS3	OC	2.5 V	HPS LED 3 出力
2	A5	MAX_ERROR	OC	2.5 V	ボード異常インジケーター
2	D7	MAX_LOAD	OC	2.5 V	FPGA ステータス LED
2	B6	MAX_CONF_DONE	OC	2.5 V	FPGA ステータス LED
2	E7	File_Presentn	入力	2.5 V	現在のフラグのファイルフラッシュ
2	C8	FACTORY_LOAD	OC	2.5 V	FPGA ステータス LED
2	B7	PGM_LED0	OC	2.5 V	FPGA ステータス LED
2	D8	PGM_SEL	入力	2.5 V	FPGA 外部トリガー
2	A7	BF_Presentn	入力	2.5 V	現在のフラグのブートフラッシュ
2	B8	USER_DIPSW_HPS0	入力	2.5 V	ユーザー DIP HPS 0
2	A8	USER_DIPSW_HPS1	入力	2.5 V	ユーザー DIP HPS 1
2	A9	USER_DIPSW_HPS2	入力	2.5 V	ユーザー DIP HPS 2
2	E9	USER_DIPSW_HPS3	入力	2.5 V	ユーザー DIP HPS 3
2	B9	USER_DIPSW_FPGA0	入力	2.5 V	ユーザー DIP FPGA 0
2	D9	USER_DIPSW_FPGA1	入力	2.5 V	ユーザー DIP FPGA 1
2	A10	USER_DIPSW_FPGA2	入力	2.5 V	ユーザー DIP FPGA 2
2	C9	USER_DIPSW_FPGA3	入力	2.5 V	ユーザー DIP FPGA 3
2	E10	HPS_WARM_RESET1N	入力	2.5 V	MAX II からのトレースリセット ( アクティブ Low)
2	A11	HPS_WAM_RESETn	入力	2.5 V	ウォーム・リセットボタン ( アクティブ Low)
2	B11	HPS_cold_resetn	入力	2.5 V	コールド・リセットボタン ( アクティブ Low)
2	A12	DC_Power_CTRL	入力	2.5 V	DC カードの電源オン / オフのスイッチです。「0」は DC 電源がオフ「1」は DC 電源がオン
2	E11	I2C_flag	入力	2.5 V	I²C マスター選択、'0' は MAX V、'1’ は HPS です。
2	B12	PGM_CONFIG	入力	2.5 V	FPGA 外部トリガー
2	C11	Security_mode	入力	2.5 V	FPGA モードビット
2	B13	PGM_LED1	OC	2.5 V	FPGA ステータス LED
2	D12	MAXVtoMAXV4	入力 / 出力	2.5 V	MAX Vs 間のインターバス
2	B14	MAXVtoMAXV5	入力 / 出力	2.5 V	MAX Vs 間のインターバス
2	C13	MAXVtoMAXV6	入力 / 出力	2.5 V	MAX Vs 間のインターバス
2	B16	MAXVtoMAXV7	入力 / 出力	2.5 V	MAX Vs 間のインターバス
2	A13	MAXVtoMAXV8	入力 / 出力	2.5 V	MAX Vs 間のインターバス
2	A15	MAXVtoMAXV9	入力 / 出力	2.5 V	MAX Vs 間のインターバス
2	A2	USER_PB_HPS0	入力	2.5 V	HPS ユーザーボタン 0
2	A4	USER_PB_HPS1	入力	2.5 V	HPS ユーザーボタン 1
2	A6	USER_PB_HPS2	入力	2.5 V	HPS ユーザーボタン 2
2	B10	USER_PB_HPS3	入力	2.5 V	HPS ユーザーボタン 3
2	B3	USER_PB_FPGA0	入力	2.5 V	FPGA ユーザーボタン 0
2	C10	USER_PB_FPGA1	入力	2.5 V	FPGA ユーザーボタン 1
2	C12	USER_PB_FPGA2	入力	2.5 V	FPGA ユーザーボタン 2
2	C6	USER_PB_FPGA3	入力	2.5 V	FPGA ユーザーボタン 3
2	C7	MAXVtoMAXV3	入力 / 出力	2.5 V	MAX Vs 間のインターバス
2	D10	MAXVtoMAXV10	入力 / 出力	2.5 V	MAX Vs 間のインターバス
2	D11	MAXVtoMAXV11	入力 / 出力	2.5 V	MAX Vs 間のインターバス
2	D5	MAXVtoMAXV12	入力 / 出力	2.5 V	MAX Vs 間のインターバス
2	E8	MAXVtoMAXV13	入力 / 出力	2.5 V	MAX Vs 間のインターバス
1	D3	MSEL0	入力	1.8 V	FPGA プログラムモード選択
1	C2	MSEL1	入力	1.8 V	FPGA プログラムモード選択
1	C3	MSEL2	入力	1.8 V	FPGA プログラムモード選択
1	E3	MFD0	入力 / 出力	1.8 V	EPCQ データ 0
1	D2	MFD1	入力 / 出力	1.8 V	EPCQ データ 1
1	E4	MFD2	入力 / 出力	1.8 V	EPCQ データ 2
1	D1	MFD3	入力 / 出力	1.8 V	EPCQ データ 3
1	E5	CLK_50M_MAX	出力	1.8 V	FPGA への 50 MHz クロック
1	F3	MFCSN	出力	1.8 V	EPCQ チップセレクト
1	E1	MFCLK	出力	1.8 V	EPCQ チップクロック
1	F4	HPSUARTA_TX	入力	1.8 V	HPS UART TX.
1	F2	HPSUARTA_RX	出力	1.8 V	HPS UART RX.
1	F1	SPIM1_MOSI	入力	1.8 V	SPI データ入力
1	F6	SPIM1_SS0_N	入力	1.8 V	SPI チップセレクト 0
1	G2	SPIM1_SS1_N	入力	1.8 V	SPI チップセレクト 1
1	G3	SPIM1_MISO	出力	1.8 V	SPI データ出力
1	G1	MAXVtoMAXV0	入力 / 出力	1.8 V	MAX Vs 間のインターバス
1	G4	MAXVtoMAXV1	入力 / 出力	1.8 V	MAX Vs 間のインターバス
1	H2	MAXVtoMAXV2	入力 / 出力	1.8 V	MAX Vs 間のインターバス
1	G5	MAX_IO_CLK	出力	1.8 V	IO MAXV CPLD への 50MHz クロック出力
1	H3	A10SH_GPIO0	入力 / 出力	1.8 V	HPS GPIO 5
1	J1	A10SH_GPIO1	入力 / 出力	1.8 V	HPS GPIO 13
1	H4	A10SH_GPIO2	入力 / 出力	1.8 V	HPS GPIO 16
1	J2	A10SH_GPIO3	入力 / 出力	1.8 V	HPS GPIO 17
1	H5	CLK_50M_MAX	入力	1.8 V	MAX V 50 Mhz リファレンス・クロック
1	J5	SPIM1_CLK	入力	1.8 V	SPIM1_CLK 入力
1	J4	PS_D0	出力	1.8 V	パッシブ・コンフィグレーション D0
1	K1	Nconfig	出力	1.8 V	パッシブ・コンフィグレーション Nconfig 出力
1	J3	DCLK	出力	1.8 V	プログラムクロック
1	K2	CVP_configDone	入力	1.8 V	コンフィグレーション中、コンフィグレーション後に UART_TX に CVP は完了入力を設定します。
1	K5	NSTATUS	入力	1.8 V	FPGA コンフィグレーション中のステータスピット
1	L1	CONF_DONE	入力	1.8 V	コンフィグレーション完了
1	L2	DEV_CLRN	出力	1.8	FPGA リセットビット
1	K3	CRCerror	出力	1.8 V	コンフィグレーション中は CRCerror、コンフィグレーション完了後は UART_RX です。
1	M1	Dedicated_TX	入力	1.8 V	UART TX 専用入力
1	M2	Daticated_RX	出力	1.8 V	UART RX 専用出力
1	L4	FPGA_IO5	入力	1.8 V	FPGA_IO5
1	L3	FPGA_IO4	出力	1.8 V	FPGA_IO4
1	N1	FPGA_IO3	出力	1.8 V	FPGA_IO3
1	M4	FPGA_IO2	出力	1.8 V	FPGA_IO2
1	N2	FPGA_IO1	入力 / 出力	1.8 V	FPGA_IO1
1	M3	FPGA_IO0	入力 / 出力	1.8 V	FPGA_IO0
1	N3	PCIE1V8_PERSTn	出力	1.8 V	I/O MAX V 機能がディスエーブルされた場合、PCIE_En がアクティブになってから 15 ms 後に PCIE-PHY 0_Reset
1	P2	PCIE1V8_PERST1n	出力	1.8 V	I/O MAX V 機能がディスエーブルされた場合、PCIE-PHY 1_Reset はインターバスを介して I/O MAX V ビット R16 (FBLAP33) に接続する必要があります。
1	E2	BQSPI_RESETN	入力 / 出力	1.8 V	ブート・フラッシュ・リセット
1	F5	HPS_NPOR	出力	1.8 V	HPS の NPOR 出力
1	H1	HPS_NRST	出力	1.8 V	HPS の NRST 出力
1	K4	FILE_RESETN	出力	1.8 V	ファイル・フラッシュ・リセット
1	L5	Dedicated_OE	入力	1.8 V	UART 専用イネーブル入力
1	P3	M5_JTAG_TCK	入力	1.8 V	JTAG クロック
1	L6	M5_JTAG_TDI	入力	1.8 V	JTAG データイン
1	M5	M5_JTAG_TDO	出力	1.8 V	JTAG データアウト
1	N4	M5_JTAG_TMS	入力	1.8 V	JTAG_TMS

言語の選択

Intel.com サーチを使用

クイックリンク

最近の検索

高度検索

検索のみ

Arria 10 SoC 開発キット・ユーザーガイド

5.3. MAX V CPLD 5M2210 システム・コントローラー