Arria 10 SoC 開発キット・ユーザーガイド

ダウンロード PDF
ID 683227
日付 9/05/2017
Public
ドキュメント目次
ドキュメント目次 x
1. Arria 10 SoC 開発キットの概要 2. スタートガイド 3. 開発ボードのセットアップ 4. ボード・テスト・システム 5. ボード・コンポーネント A. 追加情報
1. Arria 10 SoC 開発キットの概要 x
1.1. 一般概要 1.2. ボード・コンポーネント・ブロック 1.3. 推奨動作条件 1.4. ボードの取り扱い
2. スタートガイド x
2.1. ボード検査 2.2. Quartus Prime 開発ソフトウェアのサブスクリプション・エディションのインストール 2.3. アルテラ SoC エンベデッド開発スイート (EDS) のインストール 2.4. 開発キット・インストーラー 2.5. USB-Blaster ドライバーのインストール 2.6. ソフトウェア例を使用した SD カードイメージ
2.2. Quartus Prime 開発ソフトウェアのサブスクリプション・エディションのインストール x
2.2.1. ライセンスの有効化
3. 開発ボードのセットアップ x
3.1. ボードへの電源供給 3.2. デフォルトスイッチとジャンパーの設定
4. ボード・テスト・システム x
4.1. ボードの準備 4.2. ボード・テスト・システムの実行 4.3. バージョンセレクター 4.4. ボード・テスト・システムの使用
4.4. ボード・テスト・システムの使用 x
4.4.1. Configure メニューの使用 4.4.2. System Info タブ 4.4.3. GPIO タブ 4.4.4. XCVR タブ 4.4.5. PCIe タブ 4.4.6. FMCA タブ 4.4.7. FMCB タブ 4.4.8. DDR3 タブ 4.4.9. DDR4 タブ 4.4.10. EEPROM タブ 4.4.11. Power Monitor 4.4.12. Clock Control
5. ボード・コンポーネント x
5.1. ボードの概要 5.2. 主要デバイス : Arria 10 SoC 5.3. MAX V CPLD 5M2210 システム・コントローラー 5.4. コンフィグレーション 5.5. ステータスエレメント 5.6. セットアップ・エレメント 5.7. 汎用ユーザー入出力 5.8. クロック回路 5.9. コンポーネントとインターフェイス 5.10. メモリー 5.11. ボードの電源
5.4. コンフィグレーション x
5.4.1. システム・コントローラー・コンフィグレーション 5.4.2. オンボード USB-Blaster II 経由の FPGA と I/O MUX CPLD プログラミング 5.4.3. HPS による FPGA プログラミング 5.4.4. EPCQ デバイスによる FPGA プログラミング 5.4.5. 外部 USB-Blaster による FPGA プログラミング
5.6. セットアップ・エレメント x
5.6.1. ボード設定 DIP スイッチ 5.6.2. JTAG チェーン・コントロール DIP スイッチ 5.6.3. リファレンス・クロックソースの選択 5.6.4. CPU リセットボタン 5.6.5. ロジック・リセット・ボタン
5.7. 汎用ユーザー入出力 x
5.7.1. キャラクター LCD
5.8. クロック回路 x
5.8.1. オンボード・オシレーター
5.9. コンポーネントとインターフェイス x
5.9.1. PCI Express 5.9.2. 10/100/1000 イーサネット (HPS) 5.9.3. 10/100/1000 イーサネット (FPGA) 5.9.4. FMC 5.9.5. HPS 共有 I/O 5.9.6. USB 2.0 ポート (HPS) 5.9.7. RS-232 UART (HPS) 5.9.8. リアルタイム・クロック (HPS) 5.9.9. SFP+ 5.9.10. I2C インターフェイス 5.9.11. FPGA 汎用 I/O コンフィグレーション 5.9.12. HPS SPIO インターフェイス
5.9.11. FPGA 汎用 I/O コンフィグレーション x
5.9.11.1. FPGA-I/O MAX V インターフェイス 5.9.11.2. LMK04828 コントローラー 5.9.11.3. FPGA 抵抗 MUX 5.9.11.4. FPGA デバッグポート 5.9.11.5. FPGA PMBUS VID 5.9.11.6. FPGA 補助信号
5.10. メモリー x
5.10.1. FPGA 外部メモリー 5.10.2. HPS 外部メモリー 5.10.3. HPS ブート・フラッシュ・インターフェイス 5.10.4. I2C EEPROM 5.10.5. ドータカード
5.11. ボードの電源 x
5.11.1. 電源分配システム 5.11.2. 電力測定
A. 追加情報 x
A.1. ユーザーガイド改訂履歴 A.2. コンプライアンスと適合に関して
A.2. コンプライアンスと適合に関して x
A.2.1. CE EMI 適合への注意
1. Arria 10 SoC 開発キットの概要
2. スタートガイド
3. 開発ボードのセットアップ
4. ボード・テスト・システム
5. ボード・コンポーネント
A. 追加情報

5.9.5. HPS 共有 I/O

表 37.  HPS 共有 I/O
ピン数 共有 I/O ビット 回路信号名 説明
D18 GPIO0_IO0 USB_CLK USB2.0 クロック
E18 GPIO0_IO1 USB_STP USB2.0 ストップビット
C19 GPIO0_IO2 USB_DIR USB2.0 ダイレクション・ビット
D19 GPIO0_IO3 USB_DATA0 USB2.0 データライン 0
E17 GPIO0_IO4 USB_DATA1 USB2.0 データライン 1
F17 GPIO0_IO5 USB_NXT USB2.0 NXT フラグ
C17 GPIO0_IO6 USB_DATA2 USB2.0 データライン 2
C18 GPIO0_IO7 USB_DATA3 USB2.0 データライン 3
D21 GPIO0_IO8 USB_DATA4 USB2.0 データライン 4
D20 GPIO0_IO9 USB_DATA5 USB2.0 データライン 5
E21 GPIO0_IO10 USB_DATA6 USB2.0 データライン 6
E22 GPIO0_IO11 USB_DATA7 USB2.0 データライン 7
H18 GPIO0_IO12 ENET_HPS_GTX_CLK EMAC0 RGMII TX クロック
H19 GPIO0_IO13 ENET_HPS_TX_EN EMAC0 RGMII
F18 GPIO0_IO14 ENET_HPS_RX_CLK EMAC0 RGMII RX クロック
G17 GPIO0_IO15 ENET_HPS_RX_DV EMAC0 RGMII RX DV フラグ
E20 GPIO0_IO16 ENET_HPS_TXD0 EMAC0 RGMII TXD0
F20 GPIO0_IO17 ENET_HPS_TXD1 EMAC0 RGMII TXD1
G20 GPIO0_IO18 ENET_HPS_RXD0 EMAC0 RGMII RXD0
G21 GPIO0_IO19 ENET_HPS_RXD1 EMAC0 RGMII RXD1
F19 GPIO0_IO20 ENET_HPS_TXD2 EMAC0 RGMII TXD2
G19 GPIO0_IO21 ENET_HPS_TXD3 EMAC0 RGMII TXD3
F22 GPIO0_IO22 ENET_HPS_RXD2 EMAC0 RGMII RXD2
G22 GPIO0_IO23 ENET_HPS_RXD3 EMAC0 RGMII RXD3
K18 GPIO1_IO0 SPIM1_CLK MAXV IO SPI クロック
L19 GPIO1_IO1 SPIM1_MOSI MAXV IO SPI マスター出力 / スレ―ブ入力
H22 GPIO1_IO2 SPIM1_MISO MAXV IO SPI スレ―ブ入力 / マスター出力
H21 GPIO1_IO3 SPIM1_SS0_N MAXV IO SPI チップセレクト 0
J21 GPIO1_IO4 SPIM1_SS1_N MAXV IO SPI チップセレクト 1
J20 GPIO1_IO5 A10SH_GPIO0 MAXV_GPIO0
J18 GPIO1_IO6 UARTA_TX UART ポート 1 TX
J19 GPIO1_IO7 UARTA_RX UART ポート 1 RX
H23 GPIO1_IO8 ENETB_MDIO EMAC2 MDIO
J23 GPIO1_IO9 ENETB_MDC EMAC2 MDIC
K21 GPIO1_IO10 ENET_HPS_MDIO EMAC0 MDIO
K20 GPIO1_IO11 ENET_HPS_MDC EMAC0 MDIC
L20 GPIO1_IO12 SH_SDA I2C ポート 1 SDA
M20 GPIO1_IO13 SH_SCL I2C ポート 1 SCL
N20 GPIO1_IO14 A10SH_GPIO1 MAXV_GPIO1
P20 GPIO1_IO15 TRACE_ClK TRACE クロック
K23 GPIO1_IO16 A10SH_GPIO2 MAXV_GPIO2
L23 GPIO1_IO17 A10SH_GPIO3 MAXV_GPIO3
N23 GPIO1_IO18 ENETA_MDIO EMAC1 MDIO
N22 GPIO1_IO19 ENETA_MDC EMAC1 MDIC
K22 GPIO1_IO20 TRACE_D0 TRACE D0
L22 GPIO1_IO21 TRACE_D1 TRACE D1
M22 GPIO1_IO22 TRACE_D2 TRACE D2
M21 GPIO1_IO23 TRACE_D3 TRACE D3
レベル 2 の表題