インテルのみ表示可能 — GUID: iga1438035436253
Ixiasoft
5.4. コンフィグレーション
この項では、Arria 10 SoC 開発ボードでサポートされる FPGA、I/O MUX CPLD、および MAX V CPLD 5M2210 システム・コントローラー・デバイスのプログラミング手法について説明します。
Arria 10 SoC 開発ボード は、JTAG を使用して次のコンフィグレーション手法をサポートしています。
- Quartus Prime プログラマーを付属 USB ケーブルとともに JTAG モードで使用し、FPGA をコンフィグレーションするためのデフォルト手法のオンボード USB-Blaster II
- Lauterbach TRACE32 のような ARM DS-5 Altera Edition ソフトウェア と DSTREAM、または JTAG デバッグとトレースツールを使用して HPS をコンフィグレーションする外部 Mictor コネクター
- 外部 USB-Blaster を JTAG ヘッダー (J24) に接続する際の FPGA コンフィグレーション用の外部 USB-Blaster