Arria 10 SoC 開発キット・ユーザーガイド

ダウンロード PDF
ID 683227
日付 9/05/2017
Public
ドキュメント目次
ドキュメント目次 x
1. Arria 10 SoC 開発キットの概要 2. スタートガイド 3. 開発ボードのセットアップ 4. ボード・テスト・システム 5. ボード・コンポーネント A. 追加情報
1. Arria 10 SoC 開発キットの概要 x
1.1. 一般概要 1.2. ボード・コンポーネント・ブロック 1.3. 推奨動作条件 1.4. ボードの取り扱い
2. スタートガイド x
2.1. ボード検査 2.2. Quartus Prime 開発ソフトウェアのサブスクリプション・エディションのインストール 2.3. アルテラ SoC エンベデッド開発スイート (EDS) のインストール 2.4. 開発キット・インストーラー 2.5. USB-Blaster ドライバーのインストール 2.6. ソフトウェア例を使用した SD カードイメージ
2.2. Quartus Prime 開発ソフトウェアのサブスクリプション・エディションのインストール x
2.2.1. ライセンスの有効化
3. 開発ボードのセットアップ x
3.1. ボードへの電源供給 3.2. デフォルトスイッチとジャンパーの設定
4. ボード・テスト・システム x
4.1. ボードの準備 4.2. ボード・テスト・システムの実行 4.3. バージョンセレクター 4.4. ボード・テスト・システムの使用
4.4. ボード・テスト・システムの使用 x
4.4.1. Configure メニューの使用 4.4.2. System Info タブ 4.4.3. GPIO タブ 4.4.4. XCVR タブ 4.4.5. PCIe タブ 4.4.6. FMCA タブ 4.4.7. FMCB タブ 4.4.8. DDR3 タブ 4.4.9. DDR4 タブ 4.4.10. EEPROM タブ 4.4.11. Power Monitor 4.4.12. Clock Control
5. ボード・コンポーネント x
5.1. ボードの概要 5.2. 主要デバイス : Arria 10 SoC 5.3. MAX V CPLD 5M2210 システム・コントローラー 5.4. コンフィグレーション 5.5. ステータスエレメント 5.6. セットアップ・エレメント 5.7. 汎用ユーザー入出力 5.8. クロック回路 5.9. コンポーネントとインターフェイス 5.10. メモリー 5.11. ボードの電源
5.4. コンフィグレーション x
5.4.1. システム・コントローラー・コンフィグレーション 5.4.2. オンボード USB-Blaster II 経由の FPGA と I/O MUX CPLD プログラミング 5.4.3. HPS による FPGA プログラミング 5.4.4. EPCQ デバイスによる FPGA プログラミング 5.4.5. 外部 USB-Blaster による FPGA プログラミング
5.6. セットアップ・エレメント x
5.6.1. ボード設定 DIP スイッチ 5.6.2. JTAG チェーン・コントロール DIP スイッチ 5.6.3. リファレンス・クロックソースの選択 5.6.4. CPU リセットボタン 5.6.5. ロジック・リセット・ボタン
5.7. 汎用ユーザー入出力 x
5.7.1. キャラクター LCD
5.8. クロック回路 x
5.8.1. オンボード・オシレーター
5.9. コンポーネントとインターフェイス x
5.9.1. PCI Express 5.9.2. 10/100/1000 イーサネット (HPS) 5.9.3. 10/100/1000 イーサネット (FPGA) 5.9.4. FMC 5.9.5. HPS 共有 I/O 5.9.6. USB 2.0 ポート (HPS) 5.9.7. RS-232 UART (HPS) 5.9.8. リアルタイム・クロック (HPS) 5.9.9. SFP+ 5.9.10. I2C インターフェイス 5.9.11. FPGA 汎用 I/O コンフィグレーション 5.9.12. HPS SPIO インターフェイス
5.9.11. FPGA 汎用 I/O コンフィグレーション x
5.9.11.1. FPGA-I/O MAX V インターフェイス 5.9.11.2. LMK04828 コントローラー 5.9.11.3. FPGA 抵抗 MUX 5.9.11.4. FPGA デバッグポート 5.9.11.5. FPGA PMBUS VID 5.9.11.6. FPGA 補助信号
5.10. メモリー x
5.10.1. FPGA 外部メモリー 5.10.2. HPS 外部メモリー 5.10.3. HPS ブート・フラッシュ・インターフェイス 5.10.4. I2C EEPROM 5.10.5. ドータカード
5.11. ボードの電源 x
5.11.1. 電源分配システム 5.11.2. 電力測定
A. 追加情報 x
A.1. ユーザーガイド改訂履歴 A.2. コンプライアンスと適合に関して
A.2. コンプライアンスと適合に関して x
A.2.1. CE EMI 適合への注意
1. Arria 10 SoC 開発キットの概要
2. スタートガイド
3. 開発ボードのセットアップ
4. ボード・テスト・システム
5. ボード・コンポーネント
A. 追加情報

1.2. ボード・コンポーネント・ブロック

開発ボードは、次の主要なコンポーネント・ブロックの特徴があります。

  • 1517 ピン FBGA (FineLine Ball-Grid Array) パッケージでの Arria 10 Soc (10AS066N3F40E2SG)
  • FPGA コンフィグレーション回路
    • アクティブシリアル (AS) x1 または x4 コンフィグレーション (EPCQ1024L)
    • 256 ピン FBGA パッケージでのシステム・コントローラーとしてのMAX® V CPLD (5M2210ZF256)
    • 256 ピン FBGA パッケージでの I/O マルチプライヤー CPLD としての MAX V CPLD (5M2210ZF256)
  • クロッキング回路
    • SI5338 プログラマブル・オシレーター
    • LMK04828 クロッククリーナー
    • HPS クロックオプション : 25 MHz、33 MHz、および SMA 入力 (2V5 LVCMOS)
    • PCIe インターフェイス用 SI5112 100MHz クロック・ジェネレーター
    • SDI インターフェイス用 SI516 148.5 MHz 電圧制御オシレーター
  • サポートされるメモリー
    • HPS メモリーサイズ (HILO カード ) :
      • 2GB DDR3 (256Mb x 40 x デュアルランク )
      • 1GB DDR3 (256Mb x 40 x シングルランク )
      • 1GB DDR4 (256Mb x 40 x シングルランク ) - キットに付属
    • FPGA メモリーサイズ (HILO カード )
      • 4GB DDR3 (256Mb x72 x デュアルランク )
      • 2GB DDR3 (256Mb x72 x シングルランク )
      • 2GB DDR4 (256Mb x 72 x シングルランク ) - キットに付属
      • 16MB QDRV (4Mb x 36)
      • 128MB RLDRAM3 (16Mb x 72)
    • HPS ブートフラッシュ ( フラッシュカード )
      • NAND フラッシュ (x8) :128MB (MT29F1G08ABBEAH4) - キットに付属
      • QSPI フラッシュ :128MB (MT25QU01GBBA8E12-0SIT) - キットに付属
      • マイクロ SD フラッシュカード : 4GB (Kingston) - キットに付属
    • オプションの FPGA ファイルフラッシュ ( フラッシュカード ):
      • NAND フラッシュ (x8): 128MB (MT29F1G08ABBEAH4)
      • QSPI フラッシュ :128MB (MT25QU01GBBA8E12-0SIT)
      • マイクロ SD フラッシュカード :4GB (Kingston)
  • 通信ポート
    • HPS 通信ポート :
      • USB 2.0 ポート (PHY PN: USB3320C-EZK)
      • RGMII 10/100/1000 イーサネット・ポート (PHY PN: KSZ9031RNXCA)
      • USB-UART ポート (FT232R)
      • DB-9 RS-232 ポート (MAX3221)
      • I2C ポート (12 および 13 ビット の I/O を共有する I2C1)
    • FPGA の I/O 接続 :
      • FPGA V57.1 ハイ・ピン・カウント FMC スロット
      • FPGA アルテラ・ロー・ピン・カウント FMC スロット
      • FMC_PCIe Gen2 x8 EP ケーブル
      • FPGA PCIe GEN1/2/3 x8 RC スロット
    • FPGA 通信ポート :
      • 2x SGMII ギガバイト・イーサネット・ポート (PHY PN: 88E1111-B2-NDC2C000)
      • 2x 10Gb/s SFP+ ポート
      • ディスプレイ・ポート (DP)
      • SDI/SDO ビデオポート
      • SPI ポート
      • UART ポート
    • FPGA デバッグポート :
      • 16 ビット・トレース・ポート (FPGA トレース )
  • 汎用 I/O ユーザー
    • LED とディスプレイ
      • FPGA ユーザー LED 4 個
      • HPS ユーザー LED 4 個
      • コンフィグレーション・ロード LED
      • コンフィグレーション完了 LED
      • エラー LED
      • コンフィグレーション・セレクト LED 3 個
      • オンボード USB-Blaster II ステータス LED 4 個
      • FMC インターフェイス LED 2 個
      • UART データ送受信 LED 2 個
      • 電源 LED
      • キャラクター LCD ディスプレイ (2 行 )
    • プッシュボタン
      • CPU コールド・リセットボタンと 1 個の CPU ウォーム・リセットボタン
      • ロジック・リセットボタン
      • プログラム・セレクトボタン
      • プログラム・コンフィグレーション・ボタン
      • FPGA ユーザーボタン 4 個
      • HPS ユーザーボタン 4 個
      • 外部割り込みボタン
    • DIP スイッチ
      • JTAG チェーン・コントロール DIP スイッチ
      • ボード設定 DIP スイッチ
      • FPGA コンフィグレーション・モード DIP スイッチ
      • 汎用ユーザー DIP スイッチ
    • 電源
      • 12V DC 入力
    • メカニカル
      • ボード寸法 7.175 x 9.3 インチ
レベル 2 の表題