Arria 10 SoC 開発キット・ユーザーガイド

ID 683227
日付 9/05/2017
Public
ドキュメント目次

5.9.2. 10/100/1000 イーサネット (HPS)

開発ボードは、外付け Micrel KSZ9031RN PHY と HPS EMAC 機能を使用する RJ-45 (HPS_P3) 10/100/1000 Base-T イーサネットをサポートしています。PHY と MAC 間のインターフェイスは、1 Gbps の接続速度に対してそれぞれ 250 Mbps の 4 本のデータラインを使用する RGMII 接続を採用しています。

PHY は、イーサネット・トラフィックへの銅線の駆動に使用されるパルストランスを内蔵する RJ-45 モデルとインターフェイスします。

図 26. HPS (MAC) と PHY との間の RGMII インターフェイス
表 30.  イーサネット (HPS) のピン割り当て
FPGA ピン番号 共有 I/O ビット 回路信号名 説明
H18 GPIO0_IO12 ENET_HPS_GTX_CLK EMAC0 RGMII TX クロック
H19 GPIO0_IO13 ENET_HPS_TX_EN EMAC0 RGMII イネーブル
F18 GPIO0_IO14 ENET_HPS_RX_CLK EMAC0 RGMII RX クロック
G17 GPIO0_IO15 ENET_HPS_RX_DV EMAC0 RGMII RX DV フラグ
E20 GPIO0_IO16 ENET_HPS_TXD0 EMAC0 RGMII TXD0
F20 GPIO0_IO17 ENET_HPS_TXD1 EMAC0 RGMII TXD1
G20 GPIO0_IO18 ENET_HPS_RXD0 EMAC0 RGMII RXD0
G21 GPIO0_IO19 ENET_HPS_RXD1 EMAC0 RGMII RXD1
F19 GPIO0_IO20 ENET_HPS_TXD2 EMAC0 RGMII TXD2
G19 GPIO0_IO21 ENET_HPS_TXD3 EMAC0 RGMII TXD3
F22 GPIO0_IO22 ENET_HPS_RXD2 EMAC0 RGMII RXD2
G22 GPIO0_IO23 ENET_HPS_RXD3 EMAC0 RGMII RXD3
H23 GPIO1_IO8 ENETB_MDIO EMAC2 MDIO
J23 GPIO1_IO9 ENETB_MDC EMAC2 MDIO
K21 GPIO1_IO10 ENET_HPS_MDIO EMAC2 MDIO
K20 GPIO1_IO11 ENET_HPS_MDC EMAC2 MDIO

Micrel KSZ9031RN PHY では、少ない I/O ピンのセット (7) でデバイス内に多数のデフォルト設定を可能にするマルチレベル POR ブートストラップ・エンコーディング方式を使用します。

表 31.  イーサネット PHY (HPS) ブートストラップ・エンコーディング方式
ボード・リファレンス(U10) 回路信号名 説明 ストラップオプション
17 ENET_HPS_LED1_LINK PHY アドレスビット 0 High へ引き上げ
15 ENET_HPS_LED2_LINK PHY アドレスビット 1 High へ引き上げ
32 ENET_HPS_RXD0 モード 0 High へ引き上げ
31 ENET_HPS_RXD1 モード 1 High へ引き上げ
28 ENET_HPS_RXD2 モード 2 High へ引き上げ
27 ENET_HPS_RXD3 モード 3 High へ引き上げ
35 ENET_HPS_RX_CLK PHY アドレスビット 2 High へ引き上げ
33 ENET_HPS_RX_DV クロックイネーブル Low へ引き下げ
41 CLK125_NDO_LED_MODE シングル LED モード High へ引き上げ