Arria 10 SoC 開発キット・ユーザーガイド

ID 683227
日付 9/05/2017
Public
ドキュメント目次

5.9.3. 10/100/1000 イーサネット (FPGA)

開発ボードは、Marvell 88E1111 を使用する 2 つの RJ-45 10/100/1000 Base-Tイーサネットをサポートしています。SGMII AC カップリング・インターフェイスは、PHY と FPGA トランシーバーと間で使用されます。

図 27. FPGA (MAC) と PHY との間の MII インターフェイス
表 32.  イーサネット (FPGA) ピン割り当て
FPGA ピン割り当て 回路信号名 入力 / 出力 説明
AK38 ENETA_TX_N 出力 イーサネット・ポート A トランスミッター
AK39 ENETA_TX_P 出力 イーサネット・ポート A トランスミッター
AG32 ENETA_RX_N 入力 イーサネット・ポート A レシーバー
AG33 ENETA_RX_P 入力 イーサネット・ポート A レシーバー
AL36 ENETB_TX_N 出力 イーサネット・ポート B トランスミッター
AL37 ENETB_TX_P 出力 イーサネット・ポート B トランスミッター
AH34 ENETB_RX_N 入力 イーサネット・ポート B レシーバー
AH35 ENETB_RX_P 入力 イーサネット・ポート B レシーバー
AG29 CLK_ENET_FPGA_P 入力 クロック・シンセサイザーからの 125MHz リファレンス・クロック
AG28 CLK_ENET_FPGA_N 入力 クロック・シンセサイザーからの 125MHz リファレンス・クロック