外部メモリー・インターフェイス Agilex™ 7 FシリーズおよびIシリーズFPGA IPユーザーガイド

ID 683216
日付 3/29/2024
Public
ドキュメント目次

11.4. Signal Tapロジック・アナライザーでのメモリーIPの検証

Signal Tapロジック・アナライザーは、システムの読み出しおよび書き込み動作を表示します。

Signal Tapロジック・アナライザーの使用に関しては、 Quartus® Primeプロ・エディションのユーザーガイド: デバッグツールを参照してください。

Signal Tapロジック・アナライザーを追加するには、次の手順に従います。

  1. Toolsメニューで、 Signal Tap Logic Analyzerをクリックします。
  2. Clockボックスの隣にあるSignal Configurationウィンドウで、をクリックします (Node Finderを検索)。
  3. メモリー・インターフェイスのシステムクロック (通常は* emif_usr_clk) をNamedボックスに入力し、Filter Signal Tap: presynthesisを選択してListをクリックします。
  4. ユーザーロジックに公開されるメモリー・インターフェイス・クロックを選択します。
  5. OKをクリックします。
  6. Signal Configurationで、次の設定を指定します。
    • Sample depth512を選択します
    • RAM typeAutoを選択します
    • Trigger flow controlSequentialを選択します
    • Trigger positionCenter trigger positionを選択します
    • Trigger conditions1を選択します