外部メモリー・インターフェイス Agilex™ 7 FシリーズおよびIシリーズFPGA IPユーザーガイド

ID 683216
日付 3/29/2024
Public
ドキュメント目次

6.4.3.4. 特定のピンの接続要件

PLL

PLLリファレンス・クロックは、アドレスおよびコマンドサブバンクのみに制約する必要があります。

  • シングルエンドのリファレンス・クロックをレーン2のピン・インデックス0に制約する必要があります。
  • レーン2のピン・インデックス0をシングルエンドのリファレンス・クロックに使用する場合、レーン2のピン・インデックス1を汎用I/Oピンとして使用することはできません。
  • 差動リファレンス・クロックをレーン2のピン・インデックス0と1に制約する必要があります。
  • 複数の外部メモリー・インターフェイス間でのPLLリファレンス・クロックの共有は許可されます。ただし、すべてのスレーブEMIFインターフェイスのアドレスおよびコマンドサブバンクのレーン2、ピン・インデックス0および1は、リファレンス・クロックの供給にのみ使用することができます。インテルでは、これらのクロック入力ピンをリファレンス・クロック・ソースに接続し、システムの実装における柔軟性の向上を検討することを推奨しています。

OCT

RZQピンは、アドレスおよびコマンドサブバンクのレーン2、ピン・インデックス2のみに制約する必要があります。
  • すべてのEMIFインスタンスには、それぞれに専用のRZQピンが必要です。
  • RZQピンの共有は許可されていません。

アドレスおよびコマンド

DDR4では、ALERT_Nピンをアドレスおよびコマンドレーンのみに制約する必要があります。

  • 3レーンのアドレスおよびコマンドスキームでは、ALERT_Nピンをレーン2のピン・インデックス8にのみ配置することができます。
  • 4レーンのアドレスおよびコマンドスキームでは、ALERT_Nピンをレーン2のピン・インデックス8またはレーン3のピン・インデックス8に配置することができます。IPを生成すると、生成されるRTLでは使用する接続が指定されます。

DQS/DQ/DBI#

DDR4 x8のDQSグループ化では、次の規則が適用されます。

  • レーン内のピン・インデックス0、1、2、3、8、9、10、11は、DQモードのピンにのみ使用できます。
  • ピン・インデックス4は、DQS_pピンにのみ使用する必要があります。
  • ピン・インデックス5は、DQS_nピンにのみ使用する必要があります。
  • ピン・インデックス7が未使用であることを確認する必要があります。ピン・インデックス7を汎用I/Oとして使用することはできません。
  • ピン・インデックス6は、DM/DBI_Nピンにのみ使用する必要があります。

DDR4 x4のDQSグループ化では、次の規則が適用されます。

  • レーン内のピン・インデックス0、1、2、3は、下位ニブルのDQモードのピンにのみ使用できます。このグループ内でのピンの入れ替えは許可されています。
  • ピン・インデックス4は、下位ニブルのDQS_pピンにのみ使用する必要があります。
  • ピン・インデックス5は、下位ニブルのDQS_nピンにのみ使用する必要があります。
  • レーン内のピン・インデックス8、9、10、11は、上位ニブルのDQモードのピンにのみ使用できます。このグループ内でのピンの入れ替えは許可されています。
  • ピン・インデックス6は、上位ニブルのDQS_pピンにのみ使用する必要があります。
  • ピン・インデックス7は、上位ニブルのDQS_nピンにのみ使用する必要があります。