外部メモリー・インターフェイス Agilex™ 7 FシリーズおよびIシリーズFPGA IPユーザーガイド

ID 683216
日付 3/29/2024
Public
ドキュメント目次

7.3.3.3. QDR IV SRAMのコマンドとアドレス、AP、およびAINV信号

CKおよびCK#信号により、コマンドとアドレスをメモリーデバイスに入力します。各QDR IV SRAMデバイスには、CKCK#ピンのペアが1組あります。 これらのピンは、立ち上がりエッジと立ち下がりエッジをどちらも使用し、ダブルデータ・レートで動作します。CKの立ち上がりエッジでポートAのアドレスをラッチし、CKの立ち下がりエッジでポートBのアドレス入力をラッチします。

QDR IV SRAMデバイスにはすべてのアドレスピンを反転する機能があり、潜在的な同時スイッチング・ノイズを減らします。この反転は、Address Inversion Pin for Address and Address Parity Inputs (AINV) を使用することで実行されます。これは、アドレスパリティーを0と想定し、アドレスバスとアドレスパリティーが反転されているかを示します。

上記の機能は、パラメーター・エディターのMemoryタブにあるConfiguration Register Settingsセクションで、Option Controlパラメーターとして利用可能です。コマンドとアドレスでは、メモリーのアドレスとコマンドのセットアップ時間要件 (tAStCS) とホールド時間要件 (tAHtCH) を満たす必要があります。