外部メモリー・インターフェイス Agilex™ 7 FシリーズおよびIシリーズFPGA IPユーザーガイド

ID 683216
日付 3/29/2024
Public
ドキュメント目次

11.6.2.1. ポストアンブルのタイミング問題とマージン

ポストアンブルのタイミングは、キャリブレーション中にPHYによって設定されます。

ポストアンブルの問題は、サンプルドライバーからのpnf_per_byte信号を確認することで診断することができます。ポストアンブルのタイミング問題は、読み出しデータのみが読み出し要求の最後のビートで破損していることを意味します。