外部メモリー・インターフェイス Agilex™ 7 FシリーズおよびIシリーズFPGA IPユーザーガイド

ID 683216
日付 3/29/2024
Public
ドキュメント目次

7.3.2.2. PLL

PLLを外部メモリー・インターフェイスに使用する際は、次のガイドラインを考慮する必要があります。

クロックソースには、外部メモリー・インターフェイスで使用するPLLに専用のクロック入力ピンを使用します。入力および出力ピンは、専用のPLLクロック入力ピンを使用している場合にのみ完全に補償されます。