外部メモリー・インターフェイス Agilex™ 7 FシリーズおよびIシリーズFPGA IPユーザーガイド

ID 683216
日付 3/29/2024
Public
ドキュメント目次

11.6.1.2.8. OCTとODTの使用

最新の外部メモリー・インターフェイスのデザインは一般的に、配線のFPGA側にOCTを使用し、メモリー・コンポーネント側にODTを使用します。OCTまたはODTが誤ってコンフィグレーションされている、または有効になっている場合、シグナル・インテグリティーの問題が発生します。

FPGAでは、次の内容を行っていることを確認します。

  • RZQピンを正しい抵抗に接続し (必要なOCTインピーダンスに応じて240Ωまたは100Ωのいずれかの抵抗)、回路図またはPCBでグランドにプルダウンします。
  • RZQピンは、終端するインターフェイスと同じVCCIO電圧で動作しているデバイスのバンク内に含めます。
  • フィッターのピンアウトファイルでRZQピンを確認し、それらが正しいピン上にあること、および正確な数のキャリブレーション・ブロックがデザインに存在することを確認します。
  • フィッターレポートを確認し、キャリブレーションされたOCTを備える入力、出力、双方向信号すべてに、関連付けられているRZQピンに適用可能な終端制御ブロックがあることを確認します。

メモリー・コンポーネントでは、次の内容を行っていることを確認します。

  • 必要な抵抗をすべてのコンポーネントの正しいピンに接続し、正しい電圧で維持されていることを確認します。
  • 必要な抵抗をメモリー・コンポーネント付近に配置します。
  • IPを正しくコンフィグレーションし、初期化時に必要な終端を有効にします。
  • メモリー・コンポーネントのスピードグレードが、選択しているODT設定をサポートすることを確認します。
  • セカンドソースの部品がPCBに取り付けられている場合は、それらがオリジナルと同じODT設定をサポートすることを確認します。