外部メモリー・インターフェイス Agilex™ 7 FシリーズおよびIシリーズFPGA IPユーザーガイド

ID 683216
日付 3/29/2024
Public
ドキュメント目次

6.4.3.2. 一般的なガイドライン

Intel Agilex® 7 FシリーズおよびIシリーズデバイスをターゲットにする外部メモリー・インターフェイス・ピンのピン配置を行う際はかならず、ハード・メモリー・コントローラーを使用している場合でも独自のソリューションを使用している場合でも、推奨されるガイドラインに従う必要があります。
注:
  • Intel Agilex® 7 FシリーズおよびIシリーズ・ハード・プロセッサー・サブシステム (HPS) のEMIF IPのピン配置要件は、HPS以外のメモリー・インターフェイスの配置要件よりも制約が厳しくなります。HPS EMIF IPでは、IPのコンフィグレーションに基づき、 Quartus® Primeプロ・エディションIPファイル (.qip) で固定のピン配置を定義します。
  • PHY only、RLDRAMx、およびQDRxは、HPSでサポートされていません。

Intel Agilex® 7 FシリーズおよびIシリーズ外部メモリー・インターフェイスのピンを配置する際は、次の一般的なガイドラインに従います。

  1. 単一の外部メモリー・インターフェイスのピンが同じエッジのI/Oにあることを確認します。
  2. 外部メモリー・インターフェイスは、同じエッジの1つもしくは複数のバンクを占有することができます。インターフェイスで複数のバンクを占有する必要がある場合は、それらのバンクが互いに隣接していることを確認します。
    • I/Oバンクが2つのインターフェイスで共有されている (つまり、2つのサブバンクが2つの異なるEMIFインターフェイスに属している) 場合、両方のインターフェイスで同じ電圧を共有する必要があります。
    • サブバンク内のI/Oレーンを2つの異なるEMIFインターフェイスで共有することは許可されていません。サブバンク内のI/Oレーンは、1つのEMIFインターフェイスにのみ割り当てることができます。
  3. 同じバンク内の外部メモリー・インターフェイスで使用されていないピンは、汎用I/Oピンとして使用できない場合があります。
    • ファブリックEMIFの場合、EMIFインターフェイスに割り当てられているI/Oレーンの未使用ピンは、汎用I/Oピンとして使用できません。同じサブバンク内で、EMIFインターフェイスに割り当てられていないI/Oレーンのピンは、汎用I/Oピンとして使用することができます。
    • HPS EMIFの場合、EMIFインターフェイスに割り当てられているI/Oレーンの未使用ピンは、汎用I/Oピンとして使用できません。同じサブバンク内で、EMIFインターフェイスに割り当てられていないI/Oレーンのピンもまた、汎用I/Oピンとして使用することはできません。詳細に関しては、 Intel Agilex® 7 EMIF IPとHPSにおけるI/Oバンク使用時の制約 を参照してください。
  4. アドレスおよびコマンドピン、およびそれらに関連付けられているクロックピン (CKおよびCK#) は、単一のサブバンク内に存在する必要があります。アドレスおよびコマンドピンを含むサブバンクは、アドレスおよびコマンドサブバンクとして識別されます。
  5. インターフェイスで3つ以上のサブバンクを使用する場合は、中央のサブバンクをアドレスおよびコマンドサブバンクとして選択し、レイテンシーを最小限に抑えます。例えば、次の図は、2つのDDR4 x72インターフェイスの配置を表しています。

    凡例: 赤 = アドレス/コマンド、黄 = データ

    • 上の図では、左側の配置が正しい配置です。サブバンクのチェーン順序に基づくと、アドレスとコマンドのサブバンクが中央になっていす。
    • 右側の配置は、アドレスおよびコマンドのサブバンクがチェーンの最初のサブバンクになっているため正しくありません。この場合の正しい配置は、アドレスおよびコマンドピンをタイル2Dの上側サブバンクに配置し、データピンを下側サブバンクに配置することです。
  6. アドレスおよびコマンドバンク内のアドレスおよびコマンドピンとそれらに関連付けられているクロックピンは、 Intel Agilex® 7外部メモリー・インターフェイスのピン情報のファイルで定義されている固定のピン配置スキームに従う必要があります。このファイルは、インテル® FPGAのピンアウトファイルより入手可能です。
  7. アドレスおよびコマンドサブバンクの未使用のI/Oレーンは、x8 DQSグループなどのデータグループの実装に使用することができます。データグループは、アドレスおよびコマンド信号と同じコントローラーからのものにする必要があります。
  8. I/Oレーンは、アドレスおよびコマンドピンとデータピンの両方で使用することはできません。
  9. 読み出しデータグループは、ピンの表およびPin PlannerのDQSグループに従い配置します。読み出しデータストローブ (DQSおよびDQS#など) または読み出しクロック (CQおよびCQ#、QKおよびQK#など) は、特定の読み出しデータグループ・サイズのDQS/CQおよびDQSn/CQnとして機能できる物理ピンに属している必要があります。関連する読み出しデータピン (DQとQなど) は、同じグループ内に配置する必要があります。
    注: x4のコンポーネントを使用するDDR4インターフェイスの場合、ストローブピンは、I/Oレーンのx8 DQSグループ内に配置されている上位または下位いずれかのDQニブルで使用することができます。インテルでは、DQピンと関連付けられているストローブをすべて、12ビットのバンク・サブグループの上位または下位のいずれかに配置することを推奨しています。お使いのデバイスのピンの表を確認し、x4モードの動作でのDQピンとDQSピンの関連付けを特定してください。x4/x8 DIMM相互運用には、制約がさらに適用されます。
  10. 特定のデバイス・コンフィグレーション・スキームを使用している場合、デバイス内のサブバンクの1つ (通常はコーナーのバンク3A内のサブバンク) を使用できないことがあります。一部のスキームでは、EMIFデータグループに使用できるI/Oレーンがある場合があります。
    • AVST-8 - これは完全にSDM内に含まれるため、サブバンク3Aのすべてのレーンを外部メモリー・インターフェイスで使用することができます。
    • AVST-32 - レーン0、1、2、3はすべて有効に活用されており、外部メモリー・インターフェイスでは使用できません。
    • AVST-16 - レーン0、1、3は外部メモリー・インターフェイスでは使用できません。ただし、レーン2にはSDM_MISSION_DATA[25:16] が含まれています。AVSTx16にSDM_MISSION_DATA[25:16] が必要ない場合は、レーン2を外部メモリー・インターフェイスで使用することができます。
  11. 2つのメモリー・インターフェイスでI/O 48サブバンクを共有することはできません。