外部メモリー・インターフェイス Agilex™ 7 FシリーズおよびIシリーズFPGA IPユーザーガイド

ID 683216
日付 3/29/2024
Public
ドキュメント目次

6.1.5. Intel Agilex® 7 FシリーズおよびIシリーズEMIF IPにおけるDDR4のパラメーター: Mem Timing

これらのパラメーターは、メモリーデバイスのSpeed Binに関連するデータシートの表から読み取る必要があります (インターフェイスが動作している周波数とは限りません)。
表 85.  グループ: Mem Timing / Parameters dependent on Speed Bin
表示名 説明
Speed bin 使用されているメモリーデバイスのスピードグレードです。このパラメーターは、メモリーデバイスの動作に指定されている最大レートを指します。(識別子: MEM_DDR4_SPEEDBIN_ENUM)
tIS (base) tIS (base) は、CKの立ち上がりエッジに対するアドレス/コマンド/コントロール (A) バスのセットアップ時間を指します。(識別子: MEM_DDR4_TIS_PS)
tIS (base) AC level tIS (base) AC levelは、セットアップ・マージンのウィンドウにおいてアドレス/コマンド信号が交差し、それよりも上で維持されなければならない電圧レベルを指します。この信号は、セットアップ時間全体にわたりこの電圧レベルよりも上で維持されている (ロジック1)、またはこの電圧レベルよりも下で維持されている (ロジック0) 場合にのみ安定しているとみなされます。(識別子: MEM_DDR4_TIS_AC_MV)
tIH (base) tIH (base) は、CKの立ち上がりエッジ後のアドレス/コマンド (A) バスのホールド時間を指します。デザインに選択しているACレベルに応じて、ホールドマージンは変化します。これは、「tIH (base) AC level」を選択すると自動的に変化し決まります。(識別子: MEM_DDR4_TIH_PS)
tIH (base) DC level tIH (base) DC levelは、ホールドウィンドウにおいてアドレス/コマンド信号が交差してはならない電圧レベルを指します。この信号は、ホールド時間全体にわたりこの電圧レベルよりも上で維持されている (ロジック1)、またはこの電圧レベルよりも下で維持されている (ロジック0) 場合にのみ安定しているとみなされます。(識別子: MEM_DDR4_TIH_DC_MV)
TdiVW_total TdiVW_totalは、レシーバー (メモリーデバイスまたはDIMM) に必要なDQアイ開口部の最小水平幅を示します。これはUIで測定されます (1UI = メモリークロック周期の半分)。(識別子: MEM_DDR4_TDIVW_TOTAL_UI)
VdiVW_total VdiVW_totalRxマスク電圧で、レシーバー (メモリーデバイスまたはDIMM) に必要なDQアイ開口部の最小垂直幅を示します。これはmVで測定されます。(識別子: MEM_DDR4_VDIVW_TOTAL)
tDQSQ tDQSQは、読み出しにおける関連DQピンの最新の有効な遷移を表します。tDQSQは、DQS、DQS#とDQ間のスキューを指しています。これは、DQS、DQS#の交差から、そのDQSストローブに関連付けられているDQグループの最も遅いDQピンの最後の有効な遷移までの時間の長さです。(識別子: MEM_DDR4_TDQSQ_UI)
tQH tQHは、DQS、DQS#に対するDQの出力ホールド時間を指定します。これは、DQS、DQS#の交差から、そのDQSストローブに関連付けられているDQグループの最も早いDQピンの最初の無効な遷移までの時間の長さです。(識別子: MEM_DDR4_TQH_UI)
tDVWp 各デバイスのピンごとのデータ有効ウィンドウです。(識別子: MEM_DDR4_TDVWP_UI)
tDQSCK tDQSCKは、メモリークロック (CK) と読み出しに使用される入力データストローブ (DQS) 間のスキューを表します。これは、立ち上がりCKエッジに対する立ち上がりデータ・ストローブ・エッジ (DQS、DQS#) までの時間です。(識別子: MEM_DDR4_TDQSCK_PS)
tDQSS tDQSSは、メモリークロック (CK) と書き込みに使用される出力データストローブ間のスキューを表します。これは、立ち上がりCKエッジに対する立ち上がりデータ・ストローブ・エッジ (DQS、DQS#) までの時間です。(識別子: MEM_DDR4_TDQSS_CYC)
tQSH tQSHは差動のHighのパルス幅を指し、tCKのパーセンテージとして測定されます。これは、読み出しに対してDQSがHighの時間です。(識別子: MEM_DDR4_TQSH_CYC)
tDSH tDSHは、書き込みDQSのホールド時間を指定します。これは、立ち上がりCKエッジとDQSの立ち下がりエッジ間の時間差であり、tCKのパーセンテージとして測定されます。(識別子: MEM_DDR4_TDSH_CYC)
tDSS tDSSは、DQSの立ち下がりエッジから次のCK遷移の立ち上がりエッジまでの時間を表します。(識別子: MEM_DDR4_TDSS_CYC)
tWLS tWLSは、書き込みレベリングのセットアップ時間を表します。CKの立ち上がりエッジからDQSの立ち上がりエッジまでを測定します。(識別子: MEM_DDR4_TWLS_CYC)
tWLH tWLHは、書き込みレベリングのホールド時間を表します。DQSの立ち上がりエッジからCKの立ち上がりエッジまでを測定します。(識別子: MEM_DDR4_TWLH_CYC)
tINIT tINITは、デバイス電源投入後のメモリー初期化の時間を表します。RESET_nのデアサート後、CKEがアクティブになるまでさらに500us待機します。その間に、DRAMは内部の初期化を開始します。これは外部クロックから独立して発生します。(識別子: MEM_DDR4_TINIT_US)
tMRD モード・レジスター・セット・コマンドのサイクルタイムです。tMRDは、2つのMRSコマンド間に必要な最小時間です。(識別子: MEM_DDR4_TMRD_CK_CYC)
tRAS tRASは、アクティブ化からプリチャージまでの時間を表します。行は、tRAS時間が満たされるまで非アクティブにすることはできません。よってtRASは、アクティブ化コマンドの後、行を閉じるプリチャージ・コマンドを発行できるまでにメモリーが待機する必要がある時間を決定します。(識別子: MEM_DDR4_TRAS_NS)
tRCD tRCDは行コマンドの遅延であり、アクティブから読み出しまたは書き込みまでの時間を表します。これは、RASコマンドでの行のアクティブ化と、CASコマンドでのデータへのアクセスの間の遅延量です。(識別子: MEM_DDR4_TRCD_NS)
tRP tRPは、プリチャージ (PRE) コマンドにかかる時間です。これは、プリチャージによって行へのアクセスを無効にし、別の行をアクティブにする準備が整うまでにメモリーで必要な時間を表します。(識別子: MEM_DDR4_TRP_NS)
tWR tWRは、書き込みのリカバリー時間です。これは、プリチャージ・コマンドを発行する前に、書き込みを完了させるために必要なクロックサイクル数を指定します。(識別子: MEM_DDR4_TWR_NS)
表 86.  グループ: Mem Timing / Parameters dependent on Speed Bin, Operating Frequency, and Page Size
表示名 詳細
tRRD_S tRRD_Sは、アクティブ化からアクティブ化のコマンド期間 (短) を指します。これは、異なるバンクグループに対する2つのアクティブ化コマンド間の最小時間間隔です。3DSデバイスの場合、このパラメーターはメモリー・データシートのtRRD_S_slr (つまり、同じ論理ランク内のtRRD_S) と同じです。(識別子: MEM_DDR4_TRRD_S_CYC)
tRRD_L tRRD_Lは、アクティブ化からアクティブ化のコマンド期間 (長) を指します。これは、同じバンクグループに対する2つのアクティブ化コマンド間の最小時間間隔です (メモリー・クロックサイクルで測定)。3DSデバイスの場合、このパラメーターはメモリー・データシートのtRRD_L_slr (つまり、同じ論理ランク内のtRRD_L) と同じです。 (識別子: MEM_DDR4_TRRD_L_CYC)
tRRD_dlr tRRD_dlrは、異なる論理ランクへのアクティブ化からアクティブ化のコマンド期間です。これは、3DS DDR4デバイス内の異なる論理ランクに対する2つのアクティブ化コマンド間の最小時間間隔です (メモリー・クロックサイクルで測定)。(識別子: MEM_DDR4_TRRD_DLR_CYC)
tFAW tFAWは、4つのアクティブ化ウィンドウの時間を表します。これは、4つのバンクのみをアクティブにできる期間を示しています。3DSデバイスの場合、このパラメーターはメモリー・データシートのtFAW_slr (つまり、同じ論理ランク内のtFAW) と同じです。(識別子: MEM_DDR4_TFAW_NS)
tCCD_S tCCD_Sは、CAS_nとCAS_nの間の遅延 (短) を表します。これは、異なるバンクグループに対する2つの読み出しまたは書き込み (CAS) コマンド間の最小時間間隔です。(識別子: MEM_DDR4_TCCD_S_CYC)
tCCD_L tCCD_Lは、CAS_nとCAS_nの間の遅延 (長) を表します。これは、同じバンクグループに対する2つの読み出しまたは書き込み (CAS) コマンド間の最小時間間隔です。(識別子: MEM_DDR4_TCCD_L_CYC)
tWTR_S tWTR_Sは書き込みタイミング・パラメーターであり、異なるバンクグループに対する書き込みから読み出しまでの期間を示します。これは、異なるバンクグループにアクセスする際の内部書き込みトランザクションの開始から内部読み出しコマンドまでの遅延を表します。遅延は、最後の書き込みデータが受信された後の最初のメモリークロックの立ち上がりエッジから、読み出しコマンドが受信された際のメモリークロックの立ち上がりエッジまでで測定されます。(識別子: MEM_DDR4_TWTR_S_CYC)
tWTR_L tWTR_Lは書き込みタイミング・パラメーターであり、同じバンクグループに対する書き込みから読み出しまでの期間を示します。これは、同じバンクグループにアクセスする際の内部書き込みトランザクションの開始から内部読み出しコマンドまでの遅延を表します。遅延は、最後の書き込みデータが受信された後の最初のメモリークロックの立ち上がりエッジから、読み出しコマンドが受信された際のメモリークロックの立ち上がりエッジまでで測定されます。(識別子: MEM_DDR4_TWTR_L_CYC)
表 87.  グループ: Mem Timing / Parameters dependent on Density and Temperature
表示名 詳細
tRFC tRFCは、リフレッシュ・サイクル・タイムを表します。これは、リフレッシュ・コマンドの後、メモリーでアクティブ化コマンドの受け入れが可能になるまでの遅延量です。このパラメーターは、メモリー密度に依存します。また、ハードウェアが適切に機能するために必要です。3DSデバイスの場合、このパラメーターはメモリー・データシートのtRFC_slr (つまり、同じ論理ランク内のtRFC) と同じです。(識別子: MEM_DDR4_TRFC_NS)
tREFI tREFIは、平均定期リフレッシュ間隔を表します。これは、メモリーが各リフレッシュ・コマンド間に許容できる最大時間です。(識別子: MEM_DDR4_TREFI_US)