外部メモリー・インターフェイス Agilex™ 7 FシリーズおよびIシリーズFPGA IPユーザーガイド

ID 683216
日付 3/29/2024
Public
ドキュメント目次

3.1.2. Intel Agilex® 7 FシリーズおよびIシリーズEMIFのアーキテクチャー: I/O SSM

各I/O行にはI/Oサブシステム・マネージャー (I/O SSM) が1つあり、専用メモリーを備えるハード Nios® IIプロセッサーが含まれます。 I/O SSMは、I/O行内のすべてのEMIFのキャリブレーションを担います。1つのI/O SSMが上の行と下の行にあります。その位置は、各エッジに沿うI/Oバンクの1つに固定されており、ベースのダイによって異なります。

I/O SSMには専用のメモリーが含まれており、キャリブレーション・アルゴリズムとキャリブレーション・ランタイムのデータを格納します。ハード Nios® IIプロセッサーおよび専用メモリーは外部メモリー・インターフェイスでのみ使用でき、他の用途に使用することはできません。I/O SSMは、 Avalon® メモリーマップド・インターフェイス・バスを介してデバッグ・ツールキットなどのソフトロジックにインターフェイスすることができます。

I/O SSMのクロックは、オンチップのコンフィグレーション・ネットワークによって提供されます。よって、PLLを消費しません。

各EMIFインスタンスは、External Memory Interfaces Calibration IPを介してI/O SSMに接続する必要があります。Calibration IPは、キャリブレーション・バス・マスター・ポートを公開します。このポートは、各EMIFインスタンスのスレーブ・キャリブレーション・バス・ポートに接続する必要があります。

それぞれのI/O行には1つのCalibration IPのみが許可されます。同じI/O行のEMIFはすべて、同じCalibration IPに接続する必要があります。Calibration IPに接続するEMIFインターフェイスの数は、IPをパラメーター化する際に指定することができます。Calibration IPのemif_calbusおよびemif_calbus_clkを、EMIF IPコアのemif_calbusおよびemif_calbus_clkにそれぞれ接続します。

図 3. Calibration IPと単一のEMIFインターフェイスの接続
図 4. Calibration IPと同じI/O行の複数のEMIFインターフェイスの接続