外部メモリー・インターフェイス Agilex™ 7 FシリーズおよびIシリーズFPGA IPユーザーガイド

ID 683216
日付 3/29/2024
Public
ドキュメント目次

5.3.4. ed_sim.vファイルの編集

  1. テキストエディターで、ed_sim.vファイルを開きます。このファイルは、<example design_path>/sim/ed_sim/simフォルダーにあります。
  2. 次のラインをed_sim.vファイルに追加し、マスター・テスト・プログラム・インスタスを含めます。
    //Edit 1 : To connect local_cal_sucess to ARESETn of AXI4 Master BFM
       	 wire local_cal_success;
       
      	 //Edit 2 : To include master test program instance
        	master_test_program #(
       	 .AXI4_ADDRESS_WIDTH (33),
        	.AXI4_RDATA_WIDTH (32),
      	  .AXI4_WDATA_WIDTH (32),
      	  .AXI4_ID_WIDTH (18),
      	  .AXI4_USER_WIDTH (8),
      	  .AXI4_REGION_MAP_SIZE (16)) 
       	 u_master (mgc_axi4_master_0.mgc_axi4_master_0);
  3. emif_fm_0local_cal_successをAXI4 Master BFMのARESETnに接続します。これを行うことにより、EMIFキャリブレーションが成功するまで、BFMがトランザクションを発行しないようにします。
    図 119. EMIF IP接続での編集
    図 120. AXI4 Master BFM接続での編集