外部メモリー・インターフェイス Agilex™ 7 FシリーズおよびIシリーズFPGA IPユーザーガイド

ID 683216
日付 3/29/2024
Public
ドキュメント目次

6.4.3.6. クロック信号

DDR4のSDRAMデバイスは、CKおよびCK#信号を使用してアドレスおよびコマンド信号をメモリーに供給します。 メモリーはこれらのクロック信号を使用し、メモリー内のDLLを介しての読み出し時にDQS信号を生成します。SDRAMのデータシートでは、次のタイミングが指定されています。
  • tDQSCKは、CKまたはCK#信号とSDRAMで生成されるDQS信号間のスキューです。
  • tDSHは、CK立ち上がりエッジからDQS立ち下がりエッジのホールド時間です。
  • tDSSは、CK立ち上がりエッジからDQS立ち下がりエッジのセットアップ時間です。
  • tDQSSは、CK立ち上がりエッジに対するポジティブDQSラッチエッジです。

SDRAMデバイスには書き込み要件 (tDQSS) があり、書き込み時のDQS信号のポジティブエッジがSDRAMクロック入力のポジティブエッジの± 25% (± 90°) 以内でなければならないと示されています。そのため、CKおよびCK#信号をIOEのDDRレジスターを使用して生成することで、DQS信号との一致を実現し、プロセス、電圧、温度における変動を低減する必要があります。SDRAMクロック (CK) のポジティブエッジとDQS書き込みをアライメントし、tDQSSを満たします。