外部メモリー・インターフェイス Agilex™ 7 FシリーズおよびIシリーズFPGA IPユーザーガイド

ID 683216
日付 3/29/2024
Public
ドキュメント目次

10.4.2. アディティブ・レイテンシー

アディティブ・レイテンシーにより、コマンドとデータバスの効率が向上し、持続可能な帯域幅が実現します。

コマンドは外部で発行することができますが、デバイスでは実行前にアディティブ・レイテンシーの期間コマンドを内部的に保持することで、システムのスケジューリングを改善します。遅延は、コマンドバスでの衝突、およびデータの入力または出力バーストのギャップを回避するのに役立ちます。アディティブ・レイテンシーにより、コントローラーは行および列のアドレスコマンド (アクティブ化、読み出しまたは書き込み) を連続するクロックサイクルで発行できるため、コントローラーで列アドレスを数サイクル (tRCD) 間保持する必要がなくなります。アクティブ化と読み出しまたは書き込みコマンド間のこのギャップは、データストリームに空洞を引き起こす可能性があります。

次の図は、アディティブ・レイテンシーの例を示しています。

図 173. アディティブ・レイテンシー (読み出し)

アディティブ・レイテンシー (読み出し)

次の一連のイベントは、上の図を説明しています。

  1. コントローラーは、tRCD (MIN) 要件の前に読み出しまたは書き込みコマンドを発行します。アディティブ・レイテンシーはtRCD (MIN) 以下です。
  2. コントローラーは、読み出しまたは書き込みコマンドをアディティブ・レイテンシーで定義されている時間保持し、その後そのコマンドを内部的にSDRAMデバイスに発行します。

読み出しレイテンシー = アディティブ・レイテンシー + CASレイテンシー

書き込みレイテンシー = アディティブ・レイテンシー + CASレイテンシー – tCK