外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 6/20/2022
Public
ドキュメント目次

4.1.2. QDR-IVに対するインテルAgilex EMIF IPインターフェイス

インテルAgilex外部メモリー・インターフェイスIPのインターフェイスにはそれぞれ信号があり、それらはプラットフォーム・デザイナーで接続することができます。次の表に、QDR-IVに対するインターフェイスと対応するインターフェイスの種類を示します。
表 39.  QDR-IVに対するインターフェイス
インターフェイス名 インターフェイス・タイプ 詳細
local_reset_req コンジット ローカルリセット要求で、local_reset_combinerからの出力信号
local_reset_status コンジット ローカル・リセット・ステータスで、local_reset_combinerへの入力信号
pll_ref_clk クロック入力 PLLリファレンス・クロック入力
pll_locked コンジット PLLロック信号
oct コンジット OCT (オンチップ終端) インターフェイス
mem コンジット FPGAと外部メモリー間のインターフェイス
status コンジット PHYキャリブレーション・ステータス・インターフェイス
afi_reset_n リセット出力 AFIリセット・インターフェイス
afi_clk クロック出力 AFIクロック・インターフェイス
afi_half_clk クロック出力 AFIハーフレート・クロック・インターフェイス
afi コンジット アルテラPHYインターフェイス (AFI)
emif_usr_reset_n リセット出力 ユーザー・クロック・ドメイン・リセット・インターフェイス
emif_usr_clk クロック出力 ユーザー・クロック・インターフェイス
ctrl_amm Avalonメモリーマップド・スレーブ コントローラーのAvalonメモリーマップド・インターフェイス
emif_calbus コンジット EMIFキャリブレーション・コンポーネント・インターフェイス
emif_calbus_clk クロック出力 EMIFキャリブレーション・コンポーネントのクロック入力インターフェイス