外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 6/20/2022
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

3.6. ハード・プロセッサー・サブシステム向け インテル® Agilex™ EMIF

インテル® Agilex™ EMIF IPにより、 インテル® Agilex™ ハード・プロセッサー・サブシステム (HPS) は外部DRAMメモリーデバイスにアクセスできるようになります。

インテル® Agilex™ HPSと インテル® Agilex™ EMIF IP間の接続を有効にするには、HPS IPコアに向けた インテル® Agilex™ 外部メモリー・インターフェイス・インスタンスを作成およびコンフィグレーションし、プラットフォーム・デザイナーを使用して、それをシステムの インテル® Agilex™ ハード・プロセッサー・サブシステム・インスタンスに接続する必要があります。

サポートされるモード

インテル® Agilex™ ハード・プロセッサー・サブシステムは、次の外部メモリーのコンフィグレーションと互換性があります。

表 12.   インテル® Agilex™ ハード・プロセッサー・サブシステムの互換性
プロトコル DDR4
最大メモリークロック周波数 1600MHz
コンフィグレーション ハード・メモリー・コントローラーを備えるハードPHY
PHYおよびハード・メモリー・コントローラーのクロックレート ハーフレート、クォーターレート
データ幅 (ECCなし) 16ビット、32ビット、64ビット
データ幅 (ECCあり) 24ビット、40ビット、72ビット
グループあたりのDQ幅 x8
メモリー形式 最大32GBのメモリーをサポートします。
  • 最大2つのチップセレクトを備えるディスクリート・コンポーネント*
  • 最大2つのチップセレクトを備える非3DS UDIMMまたはRDIMM*
  • 最大2ランクのSODIMM*

*差動メモリークロック出力は1つのみ提供されます。したがって、次のいずれかを行う必要があります。

  • シングルランクのディスクリート・コンポーネント、UDIMM、またはSODIMMを使用する
  • 1つのクロック入力のみを必要とするデュアルランク・コンポーネントを使用する (例えば、デュアルダイ・パッケージなど)
  • 1つのクロック入力のみに依存するRDIMMを使用する
  • 単一のクロック出力を使用して両方のクロック入力を駆動し、シミュレーションを通じてメモリー・インターフェイスのマージンがクロック出力のダブルロードの悪影響を受けていないことを確認する