外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 6/20/2022
Public
ドキュメント目次

3.1.1. インテル® Agilex™ EMIFのアーキテクチャー: I/Oサブシステム

インテル® Agilex™ デバイスでは、I/Oサブシステムはコアのエッジにある2行で構成されます。

I/Oサブシステムは、次の機能を提供します。

  • 汎用I/OレジスターとI/Oバッファー
  • オンチップ終端制御 (OCT)
  • I/O PLL
    • 外部メモリー・インターフェイスおよびユーザーロジックに向けたI/OバンクのI/O PLL
    • 非EMIF/非LVDS SERDES IPアプリケーションに対するファブリック給電
  • 真の差動信号
  • 次のような外部メモリー・インターフェイス・コンポーネント
    • ハード・メモリー・コントローラー
    • ハードPHY
    • ハードNiosプロセッサーとキャリブレーション・ロジック
    • DLL
図 2.  インテル® Agilex™ のI/Oサブシステム

次の図は、AGF014/AGF012シリーズのデバイスのI/Oサブシステム構造を示しています。I/Oバンク2Bおよび3Bは、これらのデバイスのキャリブレーションI/O SSMの位置です。