インテル® Stratix® 10 JTAGバウンダリー・スキャン・テスト ユーザーガイド

ダウンロード PDF
ID 683207
日付 11/06/2017
Public

インテルのみ表示可能 — GUID: sss1438251989589

Ixiasoft

詳細を見る

ドキュメント目次
ドキュメント目次 x
1. 概要 2. JTAG BSTのアーキテクチャー 3. BST動作コントロール 4. JTAG動作用のI/O電圧 5. JTAGバウンダリー・スキャン・テストの実行 6. BST回路のイネーブルとディスエーブル 7. IEEE Std. 1149.1 BSTのガイドライン 8. インテル® Stratix 10® JTAGバウンダリー・スキャン・テスト・ユーザーガイドの改訂履歴
2. JTAG BSTのアーキテクチャー x
2.1. JTAG回路機能モデル 2.2. JTAGピン 2.3. IEEE Std. 1149.1バウンダリー・スキャン・レジスター
2.3. IEEE Std. 1149.1バウンダリー・スキャン・レジスター x
2.3.1. インテル® Stratix 10® デバイスI/Oピンのバウンダリー・スキャン・セル 2.3.2. IEEE Std. 1149.6バウンダリー・スキャン・レジスター
3. BST動作コントロール x
3.1. デバイスID 3.2. サポートされるJTAG命令 3.3. JTAGセキュアモード
1. 概要
2. JTAG BSTのアーキテクチャー
3. BST動作コントロール
4. JTAG動作用のI/O電圧
5. JTAGバウンダリー・スキャン・テストの実行
6. BST回路のイネーブルとディスエーブル
7. IEEE Std. 1149.1 BSTのガイドライン
8. インテル® Stratix 10® JTAGバウンダリー・スキャン・テスト・ユーザーガイドの改訂履歴

3.2. サポートされるJTAG命令

表 4.   インテル® Stratix 10® デバイスでサポートされるJTAG命令
注意:
次の表のサポートされているJTAG命令以外の命令コードは、絶対に呼び出さないでください。サポートされていない命令を呼び出すと、デバイスが損傷し、デバイスを使用できなくなる恐れがあります。
JTAG命令 命令コード 説明
SAMPLE 3/PRELOAD 00 0000 0101
  • 通常のデバイス動作中にデバイスピンから信号をキャプチャーあるいは検査することができるようにし、デバイスピンで初期データ・パターンを出力できるようにします。
  • この命令を使用して、EXTEST命令をロードする前にアップデート・レジスターにテストパターンをプリロードします。
EXTEST 00 0000 1111
  • 出力ピンでテストパターンを強制することにより、外部回路やボードレベルでのインタコネクトをテストできるようにし、入力ピンでテスト結果をキャプチャーします。出力ピンに既知のロジックHighレベルとLowレベルを強制することにより、スキャンチェイン内の任意のデバイスのピンの開放と短絡とを検出することができます。
  • EXTESTのハイ・インピーダンス状態は、バスホールドやウィーク・プルアップ抵抗の機能によってオーバーライドされます。
BYPASS 11 1111 1111
  • TDIピンとTDOピンの間に1ビットのバイパスレジスターを配置します。デバイス通常動作時に、1ビットのバイパスレジスターはBSTデータを選択されたデバイスから隣接するデバイスへと同期的に通過させます。
  • バイパスレジスター出力での読み出しは「0」になります。
USERCODE 00 0000 0111 32 ビットのUSERCODEレジスターを選択してTDIピンとTDOピンの間に配置し、USERCODEがTDOに順にシフトアウトできるようにします。
IDCODE 00 0000 0110
  • JTAGチェイン内のデバイスを識別します。 IRによってIDCODEレジスターが選択されている場合、CAPTURE_DRの状態でIDCODE命令はTDIとTDOの間に32ビットのデバイスIDレジスターを配置し、デバイスIDがTDOから順にシフトアウトすることを可能にします。
  • 32ビットのデバイスIDレジスターを選択し、TDIピンとTDOピンの間に配置すると、デバイスIDがTDOTDOに順にシフトアウトすることを可能にします。
  • IDCODE命令は、Test-Logic-Reset状態のデフォルトの命令です。
HIGHZ 00 0000 1011
  • すべてのユーザーI/Oピンの駆動ステートを非アクティブに設定します。
  • TDIピンとTDOピンの間に1ビットのバイパスレジスターを配置します。
  • コンフィグレーション後にデバイスをテストする場合、プログラマブル・ウィーク・プルアップ抵抗やバス・ホールドの機能によってHIGHZ値はピンでオーバーライドされます。
CLAMP 00 0000 1010
  • TDIピンとTDOピンの間に1ビットのバイパスレジスターを配置します。
  • コンフィグレーション後にデバイスをテストする場合、プログラマブル・ウィーク・プルアップ抵抗またはバス・ホールド機能によってCLAMP値はピンで上書きされます。CLAMP値は、バウンダリー・スキャンセル (BSC) のアップデート・レジスターに格納された値です。
EXTEST_PULSE 00 1000 1111 以下の3つの出力遷移を生成することにより、ACカップリングされているトランスミッターとレシーバーとのボードレベルの接続チェックをイネーブルします。
  • UPDATE_IR/DRステートではTCKの立ち下りエッジでドライバーがデータを駆動する
  • RUN_TEST/IDLEステートに入ってからTCKの立ち下りエッジでドライバーが反転したデータを駆動する
  • RUN_TEST/IDLEステートを出た後でTCKの立ち下りエッジでドライバーがデータを駆動する
EXTEST_TRAIN 00 0100 1111 TAPコントローラーがRUN_TEST/IDLEステートにある限り出力がTCKの立ち下がりエッジでトグルし続けていることを除いて、 EXTEST_PULSE 命令と同じ動作をします。
COMMAND 10 0000 0001 セキュア・デバイス・マネージャー (SDM) にJTAGホストがコマンドを送信する方法を提供します。 4
RESPONSE 10 0000 0010 SDMに送信されたコマンドへの応答をJTAGホストが受信する方法を提供します。4
PROGRAM 00 0000 0010 JTAGホストがSDMをコンフィグレーションする方法を提供します。4
関連情報
3 SAMPLE命令は、高速シリアル・インターフェイス (HSSI) ピン向けにはサポートされていません。
4 セキュア・デバイス・マネージャーの詳細については、 インテル® Stratix 10® コンフィグレーション・ユーザーガイドを参照してください。
レベル 2 の表題