インテルのみ表示可能 — GUID: sss1438252043196
Ixiasoft
5. JTAGバウンダリー・スキャン・テストの実行
コンフィグレーションを中断することなく、BYPASS、IDCODE、SAMPLE JTAG 命令をコンフィグレーションの前、後あるいはコンフィグレーション中に発行することができます。
BSTを実行する目的でコンフィグレーションを中断するには、nCONFIGをLowに保持するか、JTAGを使用して次のシーケンスを発行します。つまり、0x201 (COMMAND) でIRスキャンを更新し、次に34'h3_0000_0000と35'h1_0000_0005で2個の34ビットDRスキャンを更新します。設定が中断されると、他のJTAG命令を発行してBSTを実行できます。コンフィグレーションが中断されると、BSTを実行するよう他のJTAG命令が発行可能となります。
インテル® Stratix 10® デバイスのJTAG コンフィグレーションを行うボードをデザインする場合には、専用コンフィグレーション・ピンの接続について考慮する必要があります。
注: SoCデバイスでは、FPGAブロックのJTAG接続とHPSブロックのJTAG接続は、 インテル® Stratix 10® デバイスにチェイン接続されているか、あるいは独立しています。FPGAのJTAG接続は、HPSブロックのJTAG接続よりも高い優先度を有しています。
注: インテル® Stratix 10® デバイスでは、バウンダリー・スキャン動作中にバウンダリー・スキャン・レジスター内にダミービットが存在します。ただし、このダミービットがピンに影響を与えることはありません。このダミービットは、対応するバウンダリー・スキャン・レジスターのセグメントの直前のTDOに現れ、未知の値であるXを有します。この値は、0か1のいずれかとなります。