インテル® Stratix® 10 JTAGバウンダリー・スキャン・テスト ユーザーガイド

ダウンロード PDF
ID 683207
日付 11/06/2017
Public
ドキュメント目次
ドキュメント目次 x
1. 概要 2. JTAG BSTのアーキテクチャー 3. BST動作コントロール 4. JTAG動作用のI/O電圧 5. JTAGバウンダリー・スキャン・テストの実行 6. BST回路のイネーブルとディスエーブル 7. IEEE Std. 1149.1 BSTのガイドライン 8. インテル® Stratix 10® JTAGバウンダリー・スキャン・テスト・ユーザーガイドの改訂履歴
2. JTAG BSTのアーキテクチャー x
2.1. JTAG回路機能モデル 2.2. JTAGピン 2.3. IEEE Std. 1149.1バウンダリー・スキャン・レジスター
2.3. IEEE Std. 1149.1バウンダリー・スキャン・レジスター x
2.3.1. インテル® Stratix 10® デバイスI/Oピンのバウンダリー・スキャン・セル 2.3.2. IEEE Std. 1149.6バウンダリー・スキャン・レジスター
3. BST動作コントロール x
3.1. デバイスID 3.2. サポートされるJTAG命令 3.3. JTAGセキュアモード
1. 概要
2. JTAG BSTのアーキテクチャー
3. BST動作コントロール
4. JTAG動作用のI/O電圧
5. JTAGバウンダリー・スキャン・テストの実行
6. BST回路のイネーブルとディスエーブル
7. IEEE Std. 1149.1 BSTのガイドライン
8. インテル® Stratix 10® JTAGバウンダリー・スキャン・テスト・ユーザーガイドの改訂履歴

2.2. JTAGピン

表 1.  JTAGピンの概要
ピン 機能 説明
TDI 以下に用いるシリアル入力ピンです。
  • 命令
  • テストデータ
  • プログラミング・データ
  • TDIは、TCKの立ち上がりエッジでサンプルされ、TCKの立ち下りエッジで駆動されなければいけません。
  • TDIピンは内部ウィークプルアップ抵抗を備えています。
TDO 以下に用いるシリアル出力ピンです。
  • 命令
  • テストデータ
  • プログラミング・データ
  • TDIは、TCKの立ち下りエッジで駆動され、TCKの立ち上がりエッジでサンプルされなければいけません。
  • このピンは、データがデバイスからシフトアウトされない場合は、トライステートとなります。
TMS TAP コントローラー・ステート・マシンの遷移を決定するコントロール信号を提供する入力ピンです。
  • TMSは、TCKの立ち上がりエッジでサンプルされ、TCKの立ち下りエッジで駆動されなければいけません。
  • TMSピンは内部ウィークプルアップ抵抗を備えています。
TCK BST回路へのクロック入力です。 —
レベル 2 の表題