インテル® Stratix® 10 JTAGバウンダリー・スキャン・テスト ユーザーガイド

ID 683207
日付 11/06/2017
Public

4. JTAG動作用のI/O電圧

IEEE Std. 1149.1モードとIEEE Std. 1149.6モードで動作する インテル® Stratix 10® デバイスは、TDITDOTMSTCKの4つの必須のJTAG ピンを使用します。

TCKピンは内蔵のウイークプルダウン抵抗を備えており、これに対してTDIピンとTMSピンは内蔵のウイークプルアップ抵抗を備えています。VCCIO_SDM は、TDITDOTMS、およびTCKピンに電力を供給します。

JTAGピンは、1.8 VのTTL/CMOS I/O規格をサポートします。

注: 1.8 Vを超える電圧に対しては、レベルシフターを使用する必要があります。JTAGピンに対するレベルシフターの出力電圧はVCCPGM 電源の設定と同じである必要があります。
表 5.  TDO出力バッファー
TDO出力バッファー条件 電圧 (V)
VCCIO_SDM 1.8