インテル® Stratix® 10 JTAGバウンダリー・スキャン・テスト ユーザーガイド

ダウンロード PDF
ID 683207
日付 11/06/2017
Public
ドキュメント目次
ドキュメント目次 x
1. 概要 2. JTAG BSTのアーキテクチャー 3. BST動作コントロール 4. JTAG動作用のI/O電圧 5. JTAGバウンダリー・スキャン・テストの実行 6. BST回路のイネーブルとディスエーブル 7. IEEE Std. 1149.1 BSTのガイドライン 8. インテル® Stratix 10® JTAGバウンダリー・スキャン・テスト・ユーザーガイドの改訂履歴
2. JTAG BSTのアーキテクチャー x
2.1. JTAG回路機能モデル 2.2. JTAGピン 2.3. IEEE Std. 1149.1バウンダリー・スキャン・レジスター
2.3. IEEE Std. 1149.1バウンダリー・スキャン・レジスター x
2.3.1. インテル® Stratix 10® デバイスI/Oピンのバウンダリー・スキャン・セル 2.3.2. IEEE Std. 1149.6バウンダリー・スキャン・レジスター
3. BST動作コントロール x
3.1. デバイスID 3.2. サポートされるJTAG命令 3.3. JTAGセキュアモード
1. 概要
2. JTAG BSTのアーキテクチャー
3. BST動作コントロール
4. JTAG動作用のI/O電圧
5. JTAGバウンダリー・スキャン・テストの実行
6. BST回路のイネーブルとディスエーブル
7. IEEE Std. 1149.1 BSTのガイドライン
8. インテル® Stratix 10® JTAGバウンダリー・スキャン・テスト・ユーザーガイドの改訂履歴

4. JTAG動作用のI/O電圧

IEEE Std. 1149.1モードとIEEE Std. 1149.6モードで動作する インテル® Stratix 10® デバイスは、TDI、TDO、TMS、TCKの4つの必須のJTAG ピンを使用します。

TCKピンは内蔵のウイークプルダウン抵抗を備えており、これに対してTDIピンとTMSピンは内蔵のウイークプルアップ抵抗を備えています。VCCIO_SDM は、TDI、TDO、TMS、およびTCKピンに電力を供給します。

JTAGピンは、1.8 VのTTL/CMOS I/O規格をサポートします。

注: 1.8 Vを超える電圧に対しては、レベルシフターを使用する必要があります。JTAGピンに対するレベルシフターの出力電圧はVCCPGM 電源の設定と同じである必要があります。
表 5.  TDO出力バッファー
TDO出力バッファー条件 電圧 (V)
VCCIO_SDM 1.8
レベル 2 の表題