インテル® Stratix® 10 JTAGバウンダリー・スキャン・テスト ユーザーガイド

ID 683207
日付 11/06/2017
Public

6. BST回路のイネーブルとディスエーブル

IEEE Std. 1149.1 BST回路は、 インテル® Stratix 10® デバイスのパワーアップ後にイネーブルされます。

必要ではないときに不用意にIEEE Std. 1149.1回路を有効にしないように、以下の表にリストしているピン接続によって常に回路を無効にしておきます。

表 6.   インテル® Stratix 10® デバイスのIEEE Std. 1149.1回路を常に無効にするためのピン接続
JTAG ピン5 無効にするための接続
TMS VCCIO_SDM
TCK GND
TDI VCCIO_SDM
TDO 解放のまま
5 JTAGピンは専用ピンです。ソフトウェアオプションを使用して、 インテル® Stratix 10® デバイスのJTAGを無効にすることはできません。