インテル® Stratix® 10 JTAGバウンダリー・スキャン・テスト ユーザーガイド

ダウンロード PDF
ID 683207
日付 11/06/2017
Public

インテルのみ表示可能 — GUID: sss1438252056644

Ixiasoft

詳細を見る

ドキュメント目次
ドキュメント目次 x
1. 概要 2. JTAG BSTのアーキテクチャー 3. BST動作コントロール 4. JTAG動作用のI/O電圧 5. JTAGバウンダリー・スキャン・テストの実行 6. BST回路のイネーブルとディスエーブル 7. IEEE Std. 1149.1 BSTのガイドライン 8. インテル® Stratix 10® JTAGバウンダリー・スキャン・テスト・ユーザーガイドの改訂履歴
2. JTAG BSTのアーキテクチャー x
2.1. JTAG回路機能モデル 2.2. JTAGピン 2.3. IEEE Std. 1149.1バウンダリー・スキャン・レジスター
2.3. IEEE Std. 1149.1バウンダリー・スキャン・レジスター x
2.3.1. インテル® Stratix 10® デバイスI/Oピンのバウンダリー・スキャン・セル 2.3.2. IEEE Std. 1149.6バウンダリー・スキャン・レジスター
3. BST動作コントロール x
3.1. デバイスID 3.2. サポートされるJTAG命令 3.3. JTAGセキュアモード
1. 概要
2. JTAG BSTのアーキテクチャー
3. BST動作コントロール
4. JTAG動作用のI/O電圧
5. JTAGバウンダリー・スキャン・テストの実行
6. BST回路のイネーブルとディスエーブル
7. IEEE Std. 1149.1 BSTのガイドライン
8. インテル® Stratix 10® JTAGバウンダリー・スキャン・テスト・ユーザーガイドの改訂履歴

6. BST回路のイネーブルとディスエーブル

IEEE Std. 1149.1 BST回路は、 インテル® Stratix 10® デバイスのパワーアップ後にイネーブルされます。

必要ではないときに不用意にIEEE Std. 1149.1回路を有効にしないように、以下の表にリストしているピン接続によって常に回路を無効にしておきます。

表 6.   インテル® Stratix 10® デバイスのIEEE Std. 1149.1回路を常に無効にするためのピン接続
JTAG ピン5 無効にするための接続
TMS VCCIO_SDM
TCK GND
TDI VCCIO_SDM
TDO 解放のまま
5 JTAGピンは専用ピンです。ソフトウェアオプションを使用して、 インテル® Stratix 10® デバイスのJTAGを無効にすることはできません。
レベル 2 の表題