インテル® Stratix® 10 JTAGバウンダリー・スキャン・テスト ユーザーガイド

ID 683207
日付 11/06/2017
Public

1. 概要

更新対象:
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ずこの翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。

インテル® Stratix® 10 デバイスは、IEEE Std. 1149.1 BSTとIEEE Std. 1149.6 BSTをサポートします。バウンダリー・スキャン・テスト(BST)を実行する際、物理的なテストプローブを使用せずにピン接続をテストし、通常動作中に機能データをキャプチャーすることができます。デバイスのバウンダリー・スキャン・セル(BSC)は、ピンに信号を強制したり、ピンあるいはコアロジック信号からデータをキャプチャーすることができます。強制されたテストデータは、順にBSCへとシフトインします。キャプチャーされたデータは、順にシフトアウトし、外部で期待値と比較されます。

インテル® Stratix® 10 デバイスは複数のダイを使用してパッケージに実装されており、エンベデッド・マルチダイ・インターコネクト・ブリッジ(EMIB)テクノロジーにより結合されています。このマルチダイの実装はBSTに対して等価的です。デバイスに対して単一のバウンダリー・スキャン・チェインが存在し、これにはパッケージ内のすべてのダイが含まれます。

BSTは、インテル® Stratix® 10 デバイスのコンフィグレーション実行前と実行後だけでなく、コンフィグレーションの実行中にも実行することができます。