Intel® Stratix® 10のクロッキングおよびPLLユーザーガイド

ID 683195
日付 12/07/2017
Public
ドキュメント目次

2.2.2. PLLの使用率

fPLLは、トランシーバーのトランスミッターPLLとして使用したり、基準クロック周波数を合成するにあたって最適化されます。fPLLは以下のように使用することができます。

  • トランシーバーの送信クロック
  • ボード上の必要なオシレーター数の削減

I/O PLLは、メモリー・インターフェイスとLVDS SERDESで使用するにあたって最適化されます。I/O PLLは以下のように使用することができます。

  • ボード上の必要なオシレータ数の削減
  • 1つの基準クロック・ソースから複数のクロック周波数を合成することによるFPGAで使用されるクロック・ピンの削減
  • 外部メモリー・インターフェイスおよび高速LVDSインターフェイスのデザインの簡素化
  • I/O PLLはI/Oと密接に結合されているため、タイミング収束を容易にする
  • クロック・ネットワーク遅延の補償
  • ゼロ遅延バッファー