インテル® Agilex™ ハード・プロセッサー・システム (HPS) のリモート・システム・アップデート・ユーザーガイド

ID 683184
日付 7/10/2020
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

3.2.3. コンフィグレーション・ポインター・ブロック・レイアウト

コンフィグレーション・ポインター・ブロックには、アプリケーション・イメージ・アドレスのリストが含まれています。SDMは、イメージの1つが成功するか、すべてが失敗するまで、イメージを順番に試行します。この構造には、次の情報が含まれています。

表 7.  ポインター・ブロック・レイアウト
オフセット サイズ(バイト単位) 説明
0x00 4 マジックナンバー0x57789609
0x04 4 ポインター・ブロック・ヘッダーのサイズ(このドキュメントでは0x18)
0x08 4 ポインターブロックのサイズ(このドキュメントでは4096)
0x0C 4 予約済み
0x10 4 イメージポインターへのオフセット(IPTAB)
0x14 4 イメージ・ポインター・スロットの数(NSLOTS
0x18 8 予約済み
0x20 (IPTAB) 8 8 最初の(優先度が最も低い)イメージ・ポインター・スロット(IPTAB)
  8 2番目(2番目に低い優先度)のイメージポインタスロット
  8
  8 最後の(最も優先度の高い)イメージポインター

コンフィグレーション・ポインター・ブロックには、最大508個のアプリケーション・イメージ・ポインターを含めることができます。実際の数はNSLOTSとしてリストされています。一般的な構成ポインターブロックの更新手順は、新しいポインターを追加し、場合によっては古いポインターをクリアすることでコンフィグレーションされます。通常、ポインターブロックの更新は1つの追加エントリーを使用します。したがって、ポインターブロックを消去する前に508回の更新を行うことができます。消去手順は、pointer block compressionと呼ばれます。ポインターブロックのコピーが2つあるため、この手順は停電に対して安全です。 コピーは異なるフラッシュ消去セクターにあります。一方のコピーが更新されている間、もう一方のコピーは引き続き有効です。

8 オフセットは、将来のファームウェア・アップデートで変更される可能性があります。